7 Sterowanie logiczne na bazie Nieznany

Politechnika Lubelska

Katedra Automatyki i Metrologii

Laboratorium

Podstaw automatyki

wiczenie nr 7

Sterowanie logiczne na bazie

sterownika PLC oraz modelu windy

Lublin 2011

Sterowanie logiczne na bazie sterownika PLC oraz modelu
windy

Programowalne sterowniki logiczne PLC (ang. PLC - Programmable Logic Controllers, niem.
SPS - Speicher Programmerbare Systeme) stanowią cyfrowe urządzenia mikroprocesorowe
służące do automatyzacji (sterowania) procesów przemysłowych. W swojej 30-to letniej
historii przeszły bardzo głęboką ewolucję - od programowalnych układów sterowania
binarnego, zastępujących "przekaźnikowe szafy sterownicze"- do złożonych systemów
mikrokomputerowych, realizujących oprócz zadań sterowania logicznego, złożone zadania
regulacji cyfrowej, obliczeń, diagnostyki i komunikacji w zdecentralizowanym systemie
automatyzacji kompleksowej.

Obecnie zaciera się granica w możliwościach funkcjonalnych i mocach obliczeniowych

pomiędzy sterownikami PLC, komputerami przemysłowymi i komputerami klasy PC. Daje
się zauważyć postępujący proces unifikacji sterowników z akcentowaniem takich cech jak:

•

niezawodność

•

uniwersalność

•

ciągłość produkcji

•

otwartość i kompatybilność z innymi sterownikami

•

sprawny serwis oraz możliwości komunikacyjne

Producenci proponują całe rodziny różnej „wielkości" modeli sterowników, obejmujących
zarówno "małe" (mikro, mini) zintegrowane systemy typu kompakt (o liczbie we/ wy rzędu
kilkunastu), jak i "duże" systemy modułowe (zestawiane w zależności od potrzeb
użytkownika), mogące realizować złożone zadania sterowania binarnego, zadania
regulacyjne, komunikacyjne (praca w sieci) jak i złożone obliczenia optymalizacyjne.
Ś

wiatowymi liderami na rynku sterowników PLC są obecnie takie firmy jak: Siemens, Allen-

Bradley, GE-Fanuc, Mitsubishi, AEG - Modicon, Omron.
W związku z coraz powszechniejszym stosowaniem sterowników PLC, pojawiła się
konieczność ich standaryzacji. W 1993 roku Międzynarodowa Komisja Elektroniki
(ang. International Electronical Commission) opracowała i wydała normę IEC 1131
„Programmable Controllers", dotyczącą standaryzacji sprzętu i języków programowania
sterowników PLC.
Wprowadzono w niej ujednoliconą koncepcję programowania PLC w językach tekstowych
i graficznych, dzięki której użytkownik może być w stanie programować bez większego trudu
różne, zgodne z nią, systemy PLC.

7.1.

Charakterystyka sterowników PLC

Budowa sterowników PLC
Zastosowanie w sterownikach logicznych mikroprocesorowej jednostki centralnej 8080 w
1977 roku (firma Allen-Bradley) zapoczątkowało ich dynamiczny rozwój. Obecnie większość
sterowników budowana jest na bazie mikroprocesorów specjalizowanych. Ogólny schemat
strukturalny mikroprocesorowego sterownika PLC przedstawiono na rys. 7.1.

Jednostka centralna CPU (ang. Central Processing Unit} jest najczęściej projektowana jako
układ wieloprocesorowy. Liczba oraz typ mikroprocesorów, pracujących w jednostce
centralnej ma wpływ przede wszystkim na szybkość działania sterownika, liczbę
obsługiwanych obwodów wejściowo-wyjściowych jak również pojemność pamięci. Każda

firma produkująca sterowniki oferuje z reguły kilka ich typów przeznaczonych do realizacji
zadań o różnym wymiarze. Te najmniejsze obsługują kilkanaście kanałów wejść i wyjść
(przeważnie z przewagą liczby wejść). Te największe przystosowane są do sterowania
dużymi obiektami i oprócz możliwości obsługi wejść i wyjść cyfrowych (dwustanowych)
posiadają zdolność obsługi sygnałów analogowych. CPU zapewnia cykliczność pracy
sterownika.
Typowy cykl programowy sterownika składa się z następujących faz:

•

inicjacja cyklu

•

czytanie sygnałów wejściowych

•

wykonanie programu użytkownika

•

aktualizacja sygnałów wyjściowych

•

transmisja danych

•

komunikacja systemowa

•

diagnostyka.

ZASILACZ

JEDNOSTKA

CENTRALNA

CPU

Układy

wejść

Pamięć operacyjna

Pamięć programu

Układy

wyjść

Programator

lub

PC+język programowania

mikroprocesor

Przycisk

Wył.
drogowy

bezstykowy

Zawór

Silnik

Lampka
kontrolna

Rys. 7.1. Uproszczony schemat struktury mikroprocesorowego sterownika logicznego

Większość sterowników posiada możliwość pracy w trzech trybach:

RUN - uruchomienia programu użytkownika,

STOP - zatrzymanie wykonywania programu użytkownika,

REMOTE - zdalnego sterowania, wówczas tryb pracy ustawiany jest z

poziomu

programatora lub nadrzędnej jednostki sterującej.

Niektóre z powyższych faz mog
reprezentuje algorytm pracy sterownika zamieszczony na Rys.7.2.

Rys.7.2. Fazy cyklu pracy sterownika PLC

Program użytkownika wykonywany jest szeregowo tzn. od pierwszej do ostatniej instrukcji.
Wykonanie programu polega przede wszystkim
wyjściowych na podstawie odczytanych przed rozpocz
użytkownika stanów sygnałów wej
po rozpoczęciu cyklu będą mogły by
często odstępstwa od tej reguły (mechanizm przerwa
wykonywania programu jest:

•

Czas wykonywania programu zale
Opóźnienie wnoszone do układu sterowa
może wynosić dwa czasy cyklu.

•

Jeżeli sygnał wejściowy trwa krócej ni
nie wzięty pod uwagę
przerwaniach alarmow

•

W trakcie wykonywania przez sterownik cyklu programu stany wej
same wartości logiczne, chyba

szych faz mogą być w pewnych trybach pracy sterownika pomijane, co

reprezentuje algorytm pracy sterownika zamieszczony na Rys.7.2.

Rys.7.2. Fazy cyklu pracy sterownika PLC

ytkownika wykonywany jest szeregowo tzn. od pierwszej do ostatniej instrukcji.

Wykonanie programu polega przede wszystkim na obliczeniu i ustawianiu stanów sygnałów

ciowych na podstawie odczytanych przed rozpoczęciem wykonywania programu

ytkownika stanów sygnałów wejściowych. Zmiany sygnałów wejściowych, które nast

mogły być uwzględnione dopiero w cyklu nast

pstwa od tej reguły (mechanizm przerwań). Konsekwencj

Czas wykonywania programu zależy od jego długości i parametrów sterownika.

nienie wnoszone do układu sterowania przez sterownik w najgorszym przypadku

dwa czasy cyklu.

ciowy trwa krócej niż czas cyklu, to może być on przez sterownik

ty pod uwagę. Tę niekorzystną cechę eliminują rozwiązania polegaj

przerwaniach alarmowych.
W trakcie wykonywania przez sterownik cyklu programu stany wejść

ci logiczne, chyba że korzysta się z mechanizmu przerwa

a pomijane, co

ytkownika wykonywany jest szeregowo tzn. od pierwszej do ostatniej instrukcji.

na obliczeniu i ustawianiu stanów sygnałów

ciem wykonywania programu

ciowych, które nastąpiły

dopiero w cyklu następnym. Istnieją

). Konsekwencją cykliczności

ci i parametrów sterownika.

nia przez sterownik w najgorszym przypadku

on przez sterownik

zania polegające na

W trakcie wykonywania przez sterownik cyklu programu stany wejść zachowują takie

z mechanizmu przerwań.

Pamięć w sterowniku służy do przechowywania programu oraz informacji po
powstających w trakcie jego wykonywania. Jest to pami
lub EEPROM. Podział pamięci na pami
Najczęściej w trakcie uruchamiania i testowania, program jest zapisywany w pami
operacyjnej RAM. Ostateczna jego wersja mo
"trwałe" w pamięci stałej.

Układy

wejść

wyjść

obiektem. W sterownikach PLC stosowane s
analogowe. Układy wejść/wyj
sterownikach PLC. Układy wej
budowę (konieczność przetwarzania sygnału analogowego na cyfrowy i odwrotnie) s
rzadszym elementem sterowników.

wejścia dyskretne, nazywane równie
zamieniają pochodzą
etc.) sygnały prądu stałego lub przemiennego na sygnały logiczne (dwustanowe)
akceptowane przez s
zamiany wykorzystywany jest zazwyczaj przetwornik optyczny, zapewniaj
dodatkowo optoizolacj
sterownika (patrz Rys. 7.3). W
zasilania obwodów wej
wejściowego:

•

ujście (ang. SINK IN) tzn. z polaryzacj

układami o logice dodatniej (najcz

•

ródło (ang. SOURCE IN)

nazywane

układami o logice ujemnej.

Rys.7.3. Schemat pojedynczego obwodu układu wej

(typu ujś

Wyjścia dyskretne, nazywane równ

zamieniają sygnały binarne sterownika na sygnały pr
do wy sterowania urządzeń wyj
Zamiany tych sygnałów dokonuje si
z zewnętrznego źródła obwodów wyj
przekaźnikowe, ang. Relay Output rys.7.4) lub ł
„napięciowe").

y do przechowywania programu oraz informacji po

cie jego wykonywania. Jest to pamięć typu RAM, nieulotna np. EPROM

lub EEPROM. Podział pamięci na pamięć operacyjną i pamięć programu nie jest sztywny.

ciej w trakcie uruchamiania i testowania, program jest zapisywany w pami

teczna jego wersja może być tam pozostawiona albo zapisana na

wyjść

stanowią

połączenie

sterownika

sterowanym

sterownikach PLC stosowane są dwa rodzaje wejść/wyj

ść

/wyjść dyskretnych ze występują niemal we wszystkich

sterownikach PLC. Układy wejść/wyjść analogowych ze względu na swoją

przetwarzania sygnału analogowego na cyfrowy i odwrotnie) s

rzadszym elementem sterowników.

cia dyskretne, nazywane również wejściami cyfrowymi (ang. digital inputs)

pochodzące z urządzeń (przyciski, przełączniki, wyłą

du stałego lub przemiennego na sygnały logiczne (dwustanowe)

akceptowane przez sterownik. W produkowanych obecnie sterownikach do takiej
zamiany wykorzystywany jest zazwyczaj przetwornik optyczny, zapewniaj
dodatkowo optoizolację pomiędzy obwodami wejściowymi a magistral
sterownika (patrz Rys. 7.3). W przypadku wejść prądu stałego
zasilania obwodów wejściowych zależy od typu zastosowanego układu

cie (ang. SINK IN) tzn. z polaryzacją dodatnią (patrz Rys. 7.3 a) nazywane

układami o logice dodatniej (najczęściej spotykane),

ródło (ang. SOURCE IN) tzn. z polaryzacją ujemną (patrz Rys. 7.3 b)

układami o logice ujemnej.

Rys.7.3. Schemat pojedynczego obwodu układu wejść cyfrowych: a) z polaryzacj

(typu ujście), b) z polaryzacją ujemną (typu źródło)

cia dyskretne, nazywane również wyjściami cyfrowymi (ang. digital outputs)

sygnały binarne sterownika na sygnały prądu stałego lub przemiennego potrzebne

dzeń wyjściowych (cewki styczników, lampki kontrolne, etc.).

Zamiany tych sygnałów dokonuje się poprzez zamykanie lub otwieranie zasilanych

ródła obwodów wyjściowych za pomocą przekaźników f

nikowe, ang. Relay Output rys.7.4) lub łączników tranzystorowych (wyj

y do przechowywania programu oraz informacji pośrednich,

typu RAM, nieulotna np. EPROM

programu nie jest sztywny.

ciej w trakcie uruchamiania i testowania, program jest zapisywany w pamięci

tam pozostawiona albo zapisana na

czenie

sterownika

sterowanym

ść

/wyjść: dyskretne i

niemal we wszystkich

du na swoją bardziej złożoną

przetwarzania sygnału analogowego na cyfrowy i odwrotnie) są

ciami cyfrowymi (ang. digital inputs)

czniki, wyłączniki krańcowe,

du stałego lub przemiennego na sygnały logiczne (dwustanowe)

terownik. W produkowanych obecnie sterownikach do takiej

zamiany wykorzystywany jest zazwyczaj przetwornik optyczny, zapewniający

ciowymi a magistralą

du stałego polaryzacja źródła

y od typu zastosowanego układu

(patrz Rys. 7.3 a) nazywane

(patrz Rys. 7.3 b)

cyfrowych: a) z polaryzacją dodatnią

ciami cyfrowymi (ang. digital outputs)

du stałego lub przemiennego potrzebne

ciowych (cewki styczników, lampki kontrolne, etc.).

przez zamykanie lub otwieranie zasilanych

przekaźników f- wyjścia

czników tranzystorowych (wyjście

Rys.7.4. Schemat pojedynczego obwodu ukł

W przypadku obwodów wyjściowych z ł
(podobnie jak w przypadku wej

•

ródło (ang. SOURCE OUT)

•

ujście (ang. SINK OUT) pr

Rys. 7.5. Schemat pojedynczego obwodu układu wyj

masą" (typu

W zależności od typu i wykonania sterownika dwustanowe sygnały

mieć postać sygnałów napięciowych pr
220V (najbardziej rozpowszechnione jest 24V).

Wejścia analogowe, (ang. analog input) zamieniaj
analogowe (ciągłe) na sygnały cyfrowe. Konwersja tych sygnałów realizowana jest za
pomocą przetworników analogowo

Wyjścia analogowe, (ang. analog output) zamieniaj
sterujące urządzeniami wykonawcz
pomocą przetworników cyfrowo
Parametrami charakteryzującymi przetworniki ADC i DAC s

•

zakres napięć

•

rozdzielczość
przetwornika,

•

czas przetwarzania,

•

częstotliwość

Zależnie od rodzaju sterownika PLC przedstawione powy

mogą

Rys.7.4. Schemat pojedynczego obwodu układu wyjść przekaźnikowych

W przypadku obwodów wyjściowych z łącznikami tranzystorowymi istnieją
(podobnie jak w przypadku wejść prądu stałego):

ródło (ang. SOURCE OUT) - najczęściej spotykane (patrz Rys. 7.5 a)

cie (ang. SINK OUT) przedstawione na Rys. 7.5 b.

Rys. 7.5. Schemat pojedynczego obwodu układu wyjść z łącznikami tranzystorowymi: a) ze „ wspóln

" (typu źródło), b) ze „wspólnym plusem " (typu ujście)

ci od typu i wykonania sterownika dwustanowe sygnały

ciowych prądu stałego lub przemiennego o warto

220V (najbardziej rozpowszechnione jest 24V).

, (ang. analog input) zamieniają pochodzące z czujników sygnały

nały cyfrowe. Konwersja tych sygnałów realizowana jest za

przetworników analogowo-cyfrowych ADC (ang. Analog to Digital Converter)

, (ang. analog output) zamieniają sygnały cyfrowe na sygnały ci

dzeniami wykonawczymi. Konwersja tych sygnałów realizowana jest za

przetworników cyfrowo-analogowych DAC (ang. Digital to Analog Converter).

cymi przetworniki ADC i DAC są:

zakres napięć wejściowych/wyjściowych (najczęściej ±10 V),

czość - napięcie przypadające na najmniej znacz

przetwornika,
czas przetwarzania,

stotliwość przetwarzania.

nie od rodzaju sterownika PLC przedstawione powyżej jego elementy składowe

nikowych

cznikami tranzystorowymi istnieją dwa rozwiązania

ciej spotykane (patrz Rys. 7.5 a)

cznikami tranzystorowymi: a) ze „ wspólną

cie)

ci od typu i wykonania sterownika dwustanowe sygnały wejściowe mogą

du stałego lub przemiennego o wartości "l"od 5V do

ce z czujników sygnały

nały cyfrowe. Konwersja tych sygnałów realizowana jest za

cyfrowych ADC (ang. Analog to Digital Converter)

sygnały cyfrowe na sygnały ciągłe

ymi. Konwersja tych sygnałów realizowana jest za

analogowych DAC (ang. Digital to Analog Converter).

ciej ±10 V),

ce na najmniej znaczący bit

ej jego elementy składowe

być zintegrowane w jednej obudowie (sterownik kompak
moduły montowane w gniazdach (ang. slots) płyty ł
(ang. rack) - sterownik modułowy.

Programowanie sterowników PLC

Sterowniki

PLC

programowane

mikrokomputerowych zwanych programatorami lub komputerów PC z zainstalowanym
oprogramowaniem

narzędziowym

sterowników można podzielić na dwie grupy: j

Do grupy języków tekstowych nale

•

Lista instrukcji IL (ang. Instruction List)
do języka typu assembler. Program w tym j
mnemotechnicznych

realizujących algorytm sterowania. J
operacje logiczne, arytmetyczne, relacji, funkcje przerzutników, czasomierzy,
liczników itp.

•

Język tego typu może znale
aplikacji. Język strukturalny ST (ang. Structured Text)
algorytmicznego języka

wyższego poziomu, zawieraj

Język tego typu może być u
wielkości analogowe i binarne. Do grupy j
języki:

•

Język schematów drabinkowych LAD (ang. Ladder Diagram)

logiki stykowo- przekaź
przedstawione na Rys. 7.6: styki (e
(odzwierciedlenie cewek
przekaźnika) oraz bloki funkcyjne (liczniki, timery, operacje matematyczne, etc).

Rys. 7.6. Podstawowe elementy j

Symbole te umieszcza się w obwodach (ang. Network) w sposób podobny
rungs) w schematach drabinkowych dla przeka
7.7).Obwód LAD ograniczony jest z lewej i prawej strony przez szyny pr
może być rysowana w sposób jawny lub pozostawa

zintegrowane w jednej obudowie (sterownik kompaktowy) lub mogą stanowi

moduły montowane w gniazdach (ang. slots) płyty łączeniowej sterownika zwanej kaset

sterownik modułowy.

Programowanie sterowników PLC

Sterowniki

PLC

programowane

są

pomocą

specjalnych

urz

uterowych zwanych programatorami lub komputerów PC z zainstalowanym

dziowym

(język

programowania).

Języki

programowania

na podzielić na dwie grupy: języki tekstowe i graficzne.

zyków tekstowych należą:

instrukcji IL (ang. Instruction List) - jest językiem niskiego poziomu, zbli

zyka typu assembler. Program w tym języku jest zestawem instrukcji

cych algorytm sterowania. Język wykorzystuje zbiór instrukcji, obejmuj

operacje logiczne, arytmetyczne, relacji, funkcje przerzutników, czasomierzy,

e znaleźć zastosowanie w programowaniu małych i prostych

zyk strukturalny ST (ang. Structured Text) - jest odpowiednikiem

zyka

szego poziomu, zawierającego struktury -programowe takie jak:

If...then...else...end_if,

For...to...do...end_for,

While... do... end_while

używany do obliczania złożonych wyraż

i binarne. Do grupy języków graficznych zaliczane s

zyk schematów drabinkowych LAD (ang. Ladder Diagram) - bazuje na symbolach

przekaźnikowej. Podstawowymi symbolami języka LAD s

przedstawione na Rys. 7.6: styki (elementy wejściowe), wyjścia dwustanowe
(odzwierciedlenie cewek

nika) oraz bloki funkcyjne (liczniki, timery, operacje matematyczne, etc).

Rys. 7.6. Podstawowe elementy języka LAD

w obwodach (ang. Network) w sposób podobny

rungs) w schematach drabinkowych dla przekaźnikowych układów sterowania (patrz Rys.
7.7).Obwód LAD ograniczony jest z lewej i prawej strony przez szyny prądowe. Prawa szyna

rysowana w sposób jawny lub pozostawać w domyśle.

stanowić oddzielne

czeniowej sterownika zwanej kasetą

specjalnych

urządzeń

uterowych zwanych programatorami lub komputerów PC z zainstalowanym

zyki

programowania

zykiem niskiego poziomu, zbliżonym

zyku jest zestawem instrukcji

zyk wykorzystuje zbiór instrukcji, obejmujących

operacje logiczne, arytmetyczne, relacji, funkcje przerzutników, czasomierzy,

zastosowanie w programowaniu małych i prostych

jest odpowiednikiem

programowe takie jak:

onych wyrażeń, zawierających

zyków graficznych zaliczane są następujące

bazuje na symbolach

zyka LAD są

cia dwustanowe

nika) oraz bloki funkcyjne (liczniki, timery, operacje matematyczne, etc).

w obwodach (ang. Network) w sposób podobny do szczebli (ang.

nikowych układów sterowania (patrz Rys.

7.7).Obwód LAD ograniczony jest z lewej i prawej strony przez szyny prądowe. Prawa szyna

Rys. 7.7. Przykładowa aplikacja zrealizowana w j

Język bloków funkcyjnych FBD (ang. Function Block Diagram)
schematach blokowych układów scalonych. Realizacja programu w j
przepływie sygnału. Przepływ sy
przyłączonego wejścia nastę
realizowanego w języku FBD przedstawia Rys. 7.8.

Rys. 7.8. Przykładowa aplikacja zrealizowana w j

7.2.

Sterownik SIMATIC S5

Budowa sterownika SIMATIC S5

Wykorzystywany w ćwiczeniu sterownik o symbolu S 5
systemu

SIMATIC

produkowanego

aktualnie

przez

renomowan

sterowników i systemów komputerowego sterowania, n
najmniejszym sterownikiem serii SIMATIC S5. Sterownik posiada 10 dwustanowych wej
cyfrowych ( "O" == 0...5Y DC; "l" = 13...30V DC ) oddzielonych galwanicznie i 6
przekaźnikowych wyjść cyfrowych ( max. 3A przy 250V AC; max.
Dane techniczne sterownika zostały zestawione w tablicy 7.1

SIEMENS

SIMATIC

S5 - 90U

220

115

Power AC

24 DC

100mA

OUTPUT

6ES5 090-
8MAD1
1 2 3
4 5 6

Przył

32.0 32.1 32.2 32.3 32.4 32.5

Rys. 7.9. Sterownik S5

Rys. 7.7. Przykładowa aplikacja zrealizowana w języku LAD

zyk bloków funkcyjnych FBD (ang. Function Block Diagram) - jest wzorowany na

schematach blokowych układów scalonych. Realizacja programu w języku FBD opiera si
przepływie sygnału. Przepływ sygnału następuje z wyjścia funkcji lub bloku funkcyjnego do

cia następnej funkcji lub bloku funkcyjnego (fragment programu

zyku FBD przedstawia Rys. 7.8.

Rys. 7.8. Przykładowa aplikacja zrealizowana w języka FBD

ik SIMATIC S5 -90U

Budowa sterownika SIMATIC S5 - 90U

wiczeniu sterownik o symbolu S 5-90U jest jednym z przedstawicieli

systemu

SIMATIC

produkowanego

aktualnie

przez

renomowan

systemów komputerowego sterowania, niemiecką firmę Siemens. Jest on

najmniejszym sterownikiem serii SIMATIC S5. Sterownik posiada 10 dwustanowych wej
cyfrowych ( "O" == 0...5Y DC; "l" = 13...30V DC ) oddzielonych galwanicznie i 6

cyfrowych ( max. 3A przy 250V AC; max. 1,5A przy 30V DC ).

Dane techniczne sterownika zostały zestawione w tablicy 7.1

STOP

RUN

24 DC

100mA

OUTPUT

INPUT

10 x 24V DC

Battery

OUTPUT

6 x PELAIS

IM 90

32.0 .1 .2 .3 .4 .5 .6 .7 33.0 .1

Przyłącza śrubowe wejść

Nr wejścia

Przyłącza śrubowe napięcia pomocniczego

Przyłącza śrubowe nap. zasilania

Nr wyjścia

Przyłącza śrubowe wyjść

32.0 32.1 32.2 32.3 32.4 32.5

Rys. 7.9. Sterownik S5 - 90U - widok płyty czołowej

zyku LAD

jest wzorowany na

zyku FBD opiera się na

cia funkcji lub bloku funkcyjnego do

pnej funkcji lub bloku funkcyjnego (fragment programu

zyka FBD

90U jest jednym z przedstawicieli

systemu

SIMATIC

produkowanego

aktualnie

przez

renomowaną

rynku

Siemens. Jest on

najmniejszym sterownikiem serii SIMATIC S5. Sterownik posiada 10 dwustanowych wejść
cyfrowych ( "O" == 0...5Y DC; "l" = 13...30V DC ) oddzielonych galwanicznie i 6

1,5A przy 30V DC ).

rubowe wejść

cia pomocniczego

LED wejść

Programator

LED wyjść

Tablica. 7.1. Dane techniczne sterownika PLC serii S5 - 90U

Obszar pamięci

4KB RAM

Czas obróbki

l KB = ok. 2ms

Znaczniki

1024 (51.2zpodtrz.bat.)

(64.0 dol27.7)

(F) z podtrz. bat. (0.0 do 63.7) nie podtrz. bat.

Timery

32 (KTO,01...9990s)

(8 z podtrz. bat.)

(T) (0 do 7) z podtrz. bat. (8 do 31) nie podtrz.
bat.

Liczniki

32 (KC O...999)

(8 z podtrz. bat.)

Wejścia cyfrowe

10 dwustanowych

(I) (32.0 do 32.7 i 33.0 do 33. l)

Wyjścia cyfrowe

6 przekaźnikowych

(Q) (32.0 do 32.5)

Sterownik jest zasilany z sieci 220V AC i posiada wewnętrzny zasilacz 24V DC,
umożliwiający zasilanie swoich wyjściowych obwodów przekaźnikowych jak również (w
granicy dopuszczalnych obciążeń) różnych elementów sterowanego urządzenia (czujniki,
silnik, wskaźnik, itp.).

W charakterze programatora wykorzystany został komputer PC z zainstalowanym pakietem
STEP 5. Komunikację pomiędzy komputerem a sterownikiem zapewnia specjalny interfejs
RS232/TTY - Converter SIEMENS A G.

Pakiet oprogramowania STEP 5

Pakiet oprogramowania STEP 5 przeznaczony jest do realizacji programów użytkowych
(programów sterujących) implementowanych na wszystkich sterownikach serii SIMATIC S5
Pakiet STEP 5 umożliwia tworzenie programów w jednym z trzech języków programowania:

•

listy instrukcji STL (ang. Statement List)

•

języka drabinkowego (schematów stykowych) LAD (ang. Ladder Diagram),

•

schematu bloków funkcjonalnych CSF (ang. Control System Flowchart)

odpowiednik języka FBD.

Języki programowania sterowników rodziny SIMATIC S5 są zorientowane problemowo na
zapisywanie algorytmów sterowania procesami binarnymi. Postać programu zależy od
wybranej formy języka (LAD, CSF, STL) i jest bądź schematem złożonym z symboli funkcji
lub zbiorem instrukcji mnemotechnicznych, odpowiadającym funkcji działania układu
sterowania.Poniżej podano wybrane aspekty budowy języka w zapisie STL. Zapis ten posiada
cechy języków należących do typów LAD i STL.
Podstawowymi elementami programu napisanego w STL są wyrażenia. Ogólną strukturę
wyrażenia, stanowiącego linię programu ilustruje Rys. 7.10 .

Wyrażenie

Operator

Argument

I 32.5

Identyfikator Parametr

Instrukcja (rozkaz) określa działanie egzekwowane przez wyrażenie. Operator określa
działanie logiczne do wykonania. Argument jest opisem danych, przy czym identyfikator
określa czy zawiera on dane bezpośrednio w parametrze czy tylko współrzędne ich
rozmieszczenia (identyfikator opisuje blok danych, w którym znajduje się argument, parametr
wyznacza jego położenie wewnątrz bloku) oraz typ jaki dane reprezentują. Wyróżnia się
następujące oznaczenia danych (dla wersji angielskiej):

I - input, blok pamięci buforowej stanu wejść,
Q - output, blok pamięci buforowej stanu wyjść,
F - flag, blok znaczników,
T - timer, segment zegarów,
C - counter, segment liczników
K - constans, wartość stała definiowana w parametrze.

STEP 5 pozwala tworzyć programy o strukturze blokowej, co oznacza podział programu
na poszczególne sekcje (bloki), które mogą być wykonywane w sposób hierarchiczny. Dzięki
temu
program

staje

się

bardziej

czytelny,

możliwe

jest

tworzenie

standardowych

podprogramów, łatwiejsze jest testowanie i wdrażanie programów.

Rodzaje bloków:

a) Bloki Organizacyjne (OB), są bezpośrednio identyfikowane i wywoływane przez program
systemowy sterownika. Zawierają definicję struktury programu użytkownika. System
rozróżnia cztery funkcjonalne odrębne bloki

OB1 - blok definiujący program realizowany cyklicznie w podstawowym trybie pracy
sterownika, wywoływany zawsze (gdy użytkownik nie zadeklaruje OB l. system
będzie nadal odwoływał się identyfikując blok jako pusty tzn. sterownik będzie
realizował puste cykle).

OB3 - blok definiujący fragment programu realizowany przy przerwaniu pracy
cyklicznej (nie musi być zadeklarowany).

OB21 - blok definiujący program inicjalizacji sterownika przy uruchamianiu
programu użytkownika realizowany jednokrotnie (nie musi być zadeklarowany).

OB22 - blok definiujący program inicjalizacji po zaniku zasilania i ponownym
uruchomieniu systemu (nie musi być zadeklarowany).

Poza blokiem OB1 pozostałe bloki mają charakter pomocniczy i można je pominąć, gdyż
system niezależnie zawsze realizuje swoje procedury inicjalizacji programu i jego przerwania
(zerowanie buforów WE/WY, tunerów, znaczników, liczników). Bloki programowe i
funkcyjne mogą się wzajemnie wywoływać.

b) Bloki Programowe (PB) zawieraj ą kompletne, logiczne zamknięte programy będące
częścią całkowitego programu użytkownika, w zależności od zapotrzebowania opisujące
określony proces, odrębny technologicznie. Mogą być wywoływane zarówno bezpośrednio,
jak i warunkowo. Można zdefiniować 64 bloki programowe.

c) Bloki Funkcyjne (FB) spełniaj ą rolę analogiczną do PB, ale dodatkowo mogą
przeprowadzać operacje na zmiennych, używać dodatkowych operacji skoków i realizować
procedury zapisane w kodzie mikroprocesora. Blok funkcyjny może mieć nazwę
identyfikacyjną. Mogą być wywoływane bezpośrednio lub warunkowo. Można zdefiniować
64 bloki funkcyjne.

d) Bloki Danych (DB) tworzą odrębną grupę. Stanowią obszar pamięci, który bezpośrednio
w programie deklaruje użytkownik. Blok danych może zawierać nastawy tunerów, liczników,
rezultaty operacji logicznych. W stanie aktywnym może być tylko jeden blok i wszystkie
odwołania domyślnie odnoszą się do niego. Odwołanie się poza blok jest identyfikowane jako
błąd i przerywa realizację programu. Bloki danych aktywizuje się poprzez wywołanie (tylko
bezwarunkowe). Wszelkie operacje na blokach danych musi poprzedzać jego zadeklarowanie,
czyli określenie rozmiaru. Można zdefiniować 62 bloki danych

Bloki mogą być wywoływane jedynie z poziomu innych bloków logicznych (OB, PB, FB) z
użyciem instrukcji skoków:

a) bezwarunkowych JU (np. JU PBl),

b) warunkowych JC (np. JC PB2).

Wywołania bloków można porównać ze skokami do podprogramów. Każdy skok oznacza
przekazanie sterowania programem do innego bloku.

Adres pod który należy powrócić po zakończeniu podprogramu (bloku) jest zapisywany w
rejestrach procesora. Kolejność wywoływania i zagnieżdżania bloków jest nazywana
hierarchią wywołań bloków.

Rys. 7.11. Przykładowa hierarchia wywołań bloków.

SYSTEM

OPERACYJY

OB1

PB1

FB1

W tablicy 7.2. przedstawiono podstawowe argumenty wyrażeń w języku STL, natomiast w
tablicy 7.3. podstawowe operacje.

Tablica 7.2. Rodzaje podstawowych argumentów

IDENTYFIKATOR

OPIS ZNACZENIA

ARGUMENTU

ZAKRES PARAMETRÓW

wejście nr (Input)

wyjście nr (Output)

znacznik nr (Flag)

nastawa timera (C.Timer)

nastawa licznika

(C.Counter)

32.0 do 32.7 i 33.0, 33.l

32.0 do 32.5

0.0 do 63.7 i 64.0 do 127.7

0.01...9990 sek.

0...999

blok organizacyjny nr

1,3,21,22

blok programowy nr

0...63

blok funkcyjny nr

0...63

blok danych nr

2...63

Timer nr

0...31

Licznik nr

0...31

Tablica 7.3. Podstawowe operacje

OPERATOR

OPIS FUNKCJI

Bezwarunkowe wywołanie bloku nr

Warunkowe wywołanie bloku nr

zakończenie bloku

BCE

Warunkowe zakończenie bloku

iloczyn logiczny

iloczyn logiczny negacji

suma logiczna

suma logiczna negacji

Ustaw zmienną jeżeli "l" (zapisz)

Zeruj zmienną jeżeli "l" (kasuj)

wpisz rezultat

Programowanie sterownika SIMATIC S5 - 90U w języku STL w WINDOWS

Aby przejść do właściwego wykorzystania sterownika, należy na początku go

odpowiednio zaprogramować. Zaczyna się do analizy interesującego procesu wykonawczego,
a następnie dokonuje się programowania sterownika. Po prawidłowym zapisaniu programu w
sterowniku, (za pomocą programu STEP 5), przechodzi się do pracy wykonawczej
sterownika.

Na rys.7.12. przedstawiony jest główny pulpit programu STEP5 służącego do

programowania sterownika. Program został tak skonstruowany, że na każdym poziomie
dostępne są tylko określone funkcje.

1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13.

Rys. 7.12. Główny pulpit programu STEP5

Poprzednie okno

Lista bloków w PC (program)

Lista bloków w PLC (program w sterowniku pobranie programu zapisanego wcześniej
w pamięci)

Programowanie EEPROM’u w sterowniku (funkcja nie wykorzystywana w ćwiczeniu)

Wyświetla listę referencyjną odwołań do bloków

Edytor bloków funkcyjnych (Funkcji)

Wyświetla status bloków funkcyjnych

Modyfikacja tablicy symboli

Wyświetla listę błędów generowanych przez sterownik

10.

Okno statusu sterownika

11.

Symulator działania programu

12.

Zamknięcie aktywnego okna

13.

Pomoc

14.

Wysłanie programu do sterownika i zapisanie w pamięci

Poniżej przedstawiono niezbędne kroki do prawidłowego zaprogramowania sterownika,

obsługującego model windy.

Uruchomić program STEP 5 ( S5W na pulpicie)

Załączyć zasilanie modelu windy

Programowanie

14.

FILE / NEW

BLOCK / NEW BLOCK ( utworzenie bloku organizacyjnego)

Wpisujemy podstawowy blok programu OB1

ii.

SEGMENT = 1

Przechodzimy do właściwego okna programu

Wybieramy PRESENTATION / STL

PROGRAMOWANIE

Przesłanie programu do sterownika

Zapisanie bloku SAVE BLOCK

Przejść do głównego okna programu

Wysłanie programu do sterownika

Sterownik należy przestawić w pozycję STOP

ii.

Przesłanie programu do sterownika TRANSMIT BLOCK

iii.

Wpisać nazwę bloku OB1

Sterownik należy przestawić w stan pracy RUN

Sprawdzić działanie programu

Tabela 7.4. Oznaczenia wejść i wyjść binarnych wykorzystywanych przy modelu windy.

Wejścia I

Wyjścia Q

Numer

Opis

Numer

Opis

32.0

kontaktron P

32.0

dioda 1

32.1

32.2

32.3

32.4

zmiana kierunku

32.5

przycisk 0

32.5

załączenie silnika

32.6

Wymienione numery wejść i wyjść

sterownika wykorzystuje się bezpośrednio w

programie

32.7

33.0

33.1

Programowanie liniowe a programowanie strukturalne

Sterowniki Siemens S5 można programować wykorzystując tylko jeden blok programowy
OB1 ( Organization Block 1). Blok ten jest przetwarzany liniowo – sekwencyjnie po kolei są
wykonywane instrukcje od początku do końca bloku (od góry do dołu).

Każdorazowo, gdy procesor sterownika dochodził do końca bloku – instrukcja BE (Block
End), powraca do początku i ponownie wykonuje kolejną pętlę programu.

Gdy istnieje potrzeba napisania bardziej skomplikowanego programu, użyteczna staje

się organizacja programu sterującego na programy mniejsze, podprogramy oraz podzielenie
kodu prostego jasno zdefiniowane jednostki funkcjonalne, tak zwane bloki programu.

OB ( Organization Blocks) – zarządzają wykonaniem programu sterującego, system

operacyjny sterownika bezpośrednio odwołuje się do
nich.

PB ( Program Blocks )

bloki programów (podprogramów). Za ich pomocą
można w jasny sposób posegregować mniejsze
programy sterujące, zgodnie z ich zastosowaniem
prostego wykonywanymi funkcjami.

FB ( Function Blocks )

bloki funkcyjne, w nich zawarte są zazwyczaj często
wywoływane procedury i skomplikowane funkcje
arytmetyczne.

DB ( Data Blocks )

bloki danych, służą do składowania danych
niezbędnych do wykonania programu sterującego
np. nastawy timer’ów, aktualne wartości, tekst.

Blok Organizacyjny OB1, jak wspomniano wcześniej służy do zarządzania programem
sterującym. W nim zawarte są instrukcje „kierujące” wykonaniem bloków podprogramów i
funkcji. Kiedy istnieje już blok np. podprogramu PB1, wykonanie bloku jest uzależnione od
rodzaju instrukcji wywołujące ten blok ( JC oraz JU ).

Jump Unconditionally (JU) – skok bezwarunkowy, powoduje bezwarunkowy skok i

wykonanie danego bloku „ JU PB1”.

Jump Conditionally (JC) -

skok warunkowy, powoduje skok prostego wykonani bloku
jeśli zostaną spełnione odpowiednie warunki „ JC PB1”.

PROGRAM BLOCK

PB1

...
...

BLOK ORGANIZACYJNY

OB1

JU PB1...

JU PB2...

START CYKLU

ODCZYT TABELI WEJ

ŚĆ

PROGRAM BLOCK

PB2

...
...

ZAPIS TABELI WYJ

ŚĆ

Rys. 7.13 Sposób organizacji wykonania programu w sterowniku S5

Tabela Wejść / Wyjść - w momencie startu programu, procesor sterownika odczytuje stany

sygnałów wejściowych ( wejść ) obecnych w sterowniku. Na
początku każdego cyklu, zostają zapamiętane stany wejść
prostego tabeli wejść ( Process Image Input Table) inaczej PII.

Podczas wykonywania programu prostego sterowniku, informacja prostego stanach wejść są
pobierane z PII. Procesor zapisuje rezultat operacji logicznych programu tymczasowo w
tabeli wyjść ( Process Image Output Table) PIQ prostego następnie wynik jest zapisywany na
wyjścia fizyczne (zwarcie i rozwarcie styków sterujących) po przetworzeniu ostatniej
instrukcji BE bloku OB1.

Tworzenie Bloku Organizacyjnego OB1

Block

New Block

( wpisujemy: OB1, segment 1)

; blok organizacyjny 1

JU PB1

Następnie tworzymy blok podprogramu PB1

Block

New Block

( wpisujemy: PB1, segment 1)

7.3.

Przykłady realizacji programów sterowania logicznego w STL

Aby utworzyć program sterujący należy wykonać następujące czynności:
Z menu głównego wybieramy:

Block

New Block

( wpisujemy: OB1, segment 1)

; program sterujący 1

{ ....

... program ..

....

}

Poniżej znajduje się przykład prostego programu realizującego iloczyn logiczny dwóch
zmiennych. Po naciśnięciu 2 przycisków 0 i 1 zostanie zapalona dioda nr 1.

I 32.5

; przycisk 0 wciśnięty

I 32.6

; przycisk 1 wciśnięty

Q 32.0

; dioda 1 zapalona

; BLOCK END

Po zapisaniu programu sterującego, należy przestawić sterownik w tryb STOP i przesłać blok
programu OB1 do sterownika za pomocą polecenia TRANSMIT BLOCK w głównym oknie
programu S5.
Po prawidłowym przesłaniu programu, należy ustawić sterownik w tryb pracy RUN i
sprawdzić działanie programu.

Przykłady programów z opisami

Operacja AND-BEFORE-OR
Operacja ta ma za zadanie wykonania operacji logicznej AND przed wykonaniem operacji
logicznej OR. Poniżej przedstawiono schemat blokowy w języku CSF

>=1

I 32.0

I 32.1

I 32.2

I 32.3

I 32.4

I 32.5

Q 32.6

Działanie programu:
- wyjście Q 32.6 zostanie uaktywnione ( 1 logiczna ) jeżeli:
- wejścia I 32.0 AND I 32.1 AND I 32.2 są załączone ( 1 logiczna )

STL

A I 32.0
A I 32.1
A I 32.2
O
A I 32.3
A I 32.4
O
A I 32.5
= Q 32.6

- OR wejścia I 32.3 AND I 32.4 załączone
- OR wejście I 32.5 załączone

Operacja AND-BEFORE-OR

>=1

I 32.0

I 32.1

I 32.2

I 32.3

I 32.4

I 32.5

Q 32.6

Działanie programu:
- wyjście Q 32.6 zostanie uaktywnione ( 1 logiczna ) jeżeli:
- wejścia I 32.0 OR I 32.1 OR I 32.2 są załączone ( 1 logiczna )
- AND wejścia I 32.3 OR I 32.4 załączone
- AND wejście I 32.5 załączone

Uwaga: Aby operacja OR została wykonana przed AND należy OR umieścić w nawiasach.

RS LATCHING FUNCTION ( Zatrzask typu RS )

Funkcja RS Latch może posiadać 2 rodzaje priorytetów:
1)

Priority setting (ważniejsze ustawienie)

S Q

I 32.3

I 32.4

Q 32.5

Priority resetting(ważniejszy reset)

S Q

I 32.0

I 32.1

Q 32.2

Uwaga: Instrukcja zaprogramowana jako ostatnia jest przetwarzana jako ostatnia.

FLAGI

W programach sterujących bardzo często wykorzystywane są flagi. Stosuje się je do
pamiętania pośrednich wyników działania programu. Podczas ustawiania flagi, jest ona
traktowana jak zwykłe wyjście. Korzystając z poprzedniego programu zostanie wykorzystana
flaga F 10.0 zamiast wyjścia.

STL

A (
O I 32.0
O I 32.1
O I 32.2
)
A (
O I 32.3
O I 32.4
)
A I 32.5
= Q 32.6
: BE

A I 32.3
S Q 32.5
A I 32.4
R Q 32.5
NOP 0

A I 32.0
R Q 32.2
A I 32.1
R Q 32.2
NOP 0

S Q

I 32.5

I 32.6

Q 32.7

F 10.0

TIMERY

W aplikacjach przemysłowych niezb
możliwe dzięki funkcji Timer’ów.
pieszych.
Sterownik S5-90U posiada 32. timery natomiast S5
przypisane 16 bitowe słowo w pami

Najważniejsze zmienne określaj

KT – stała, liczba określająca ilo
czasu (dokładność):

0 = 0.01s
1 = 0.10s
2 = 1.00s

Poniżej przedstawiono przykłady zapisu stałych czasowych timera. Wszystkie stałe okre
odliczany czas 5 sekund. Ostatni za

KT 005.2
KT 050.1
KT 500.0

PULSE TIMER ( SP )

Wejście I 32.0 załącza timer T1. Wyj
czasowej KT 050.1, wyjście Q 32.0 jest zerowanie (reset)
wejściu I 32.1 pojawi się „1” logiczna. Instrukcje :

KT 050.1

;

; uruchomienie timera

Poniżej graficznie przedstawiono działanie timera i kod w STL.

Q 32.7

W aplikacjach przemysłowych niezbędne jest odmierzanie bądź odliczanie czasu. Jest to

Timer’ów. Timery są nieodzowne przy realizacji np. przej

90U posiada 32. timery natomiast S5-95U posiada 128. Do ka

przypisane 16 bitowe słowo w pamięci sterownika.

niejsze zmienne określające Timer to:

ca ilość cykli. Czas cyklu jest określany poprzez wybór podstawy

ej przedstawiono przykłady zapisu stałych czasowych timera. Wszystkie stałe okre

odliczany czas 5 sekund. Ostatni zapis powoduje najdokładniejszy sposób odliczania czasu.

cza timer T1. Wyjście Q 32.0 jest ustawiane na „1”. Po odliczeniu stałej

cie Q 32.0 jest zerowanie (reset). Wyjście jest repetowane gdy na

„1” logiczna. Instrukcje :

; załadowanie stałej czasowej (Load)
; uruchomienie timera

ej graficznie przedstawiono działanie timera i kod w STL.

A I 32.5
R F 10.0
A I 32.6
S F 10.0
=
BE

odliczanie czasu. Jest to

nieodzowne przy realizacji np. przejścia dla

95U posiada 128. Do każdego timera jest

lany poprzez wybór podstawy

ej przedstawiono przykłady zapisu stałych czasowych timera. Wszystkie stałe określają

pis powoduje najdokładniejszy sposób odliczania czasu.

cie Q 32.0 jest ustawiane na „1”. Po odliczeniu stałej

cie jest repetowane gdy na

ej graficznie przedstawiono działanie timera i kod w STL.

EXTENDED PULSE TIMER ( SE
Wejście I 32.0 uruchamia timer T1 oraz wyj
Zadeklarowany czas jest odliczany, a nast
przypadku gdy na wejściu I 32.1 pojawi si
Najistotniejszą cechą omawianego timera jest to, i
powoduje rozpoczęcie odliczania na nowo. Poni
działania timera.

ON-DELAY TIMER ( SD )
Timer z opóźnionym załączeniem. Podobne działanie jak opisywane wcze
działania i sposób programowania w STL przedstawiono poni

EXTENDED PULSE TIMER ( SE )

cie I 32.0 uruchamia timer T1 oraz wyjście Q 32.0 jest ustawiane na “1” logiczn

Zadeklarowany czas jest odliczany, a następnie wyjście jest resetowane „0” logiczne. W

ciu I 32.1 pojawi się „1” logiczna, wyjście jest resetowa

omawianego timera jest to, iż kolejne wciśnięcie wej

cie odliczania na nowo. Poniżej graficznie została przedstawiona zasada

; uruchomienie timera

( SD )

czeniem. Podobne działanie jak opisywane wcześ

działania i sposób programowania w STL przedstawiono poniżej.

; uruchomienie timera

cie Q 32.0 jest ustawiane na “1” logiczną.

cie jest resetowane „0” logiczne. W

cie jest resetowane.

nięcie wejścia I 32.0

ej graficznie została przedstawiona zasada

czeniem. Podobne działanie jak opisywane wcześniej. Zasada

7.4.

Opis stanowiska laboratoryjnego

Stanowisko laboratoryjne składa się z trzech zasadniczych elementów (Rys.7.13)

•

Model windy

•

Sterownik PLC SIMATIC S5 – 90U

•

Programatora (komputer PC + pakiet STEP 5)

RS232/TTY-Converter

Złącze

25 pin;9 pin

SIMATICS5

S5 - 90U

LAB.

MODEL

WINDY

UKłAD STEROWANIA LOGICZNEGO

Rys. 7.14. Podstawowe elementy stanowiska laboratoryjnego

PANEL STEROWNICZY

PODSTAWA

CZĘŚĆ RUCHOMA

PROWADNICA

KONTAKTRON

YŁKA

MAGNES

SILNIK

WYŁĄCZNIK KRAŃCOWY

ZESPÓŁ NAPĘDOWY

Rys. 7.15. Laboratoryjny model windy

Część ruchoma porusza się po aluminiowych prowadnicach, napędzana jest silnikiem prądu
stałego o napięciu znamionowym 5V DC. Do redukcji obrotów i zwiększenia momentu
zastosowano przekładnię zębatą i slimakową. Przekładnia ślimakowa zapewnia
„samohamownie” elementu ruchomego i pozwala wyeliminować przeciwwagę, która
zapobiegałaby bezwładnemu ruchowi w dół, przy braku napięcia zasilającego.

Mikrowyłączniki i kontaktrony oraz silnik są podłączone do panelu sterowniczego (Rys.
7.15.).

Przyciski części ruchomej

Przyciski przywoławcze dla

poszczególnych położeń części

ruchomej

LED

Rys. 7.16. Panel sterowniczy

Na panelu sterowniczym umieszczone są dwie sekcje przycisków, pierwsza to przyciski
części ruchomej, druga to przyciski przywoławcze dla poszczególnych położeń części
ruchomej. Przyciski te są połączone równolegle do i ich działanie polega na wpisaniu do
sterownika w jakich położeniach ma się zatrzymać część ruchoma. Przy przyciskach części
ruchomej znajdują się diody LED sygnalizujące kolejkę jaką ma do wykonania część
ruchoma. Panel sterowniczy jest połączony ze sterownikiem S5 – 90U poprzez złącza 25pin i
9pin.
Przyciski F1,F2,C nie mają zastosowania, ponieważ sterownik ma ograniczoną liczbę
wejść/wyjść. Wskaźnik pozycji windy nie jest sterowany i nie jest zasilany.

Schemat elektryczny połączeń w układzie modelu sterowania windy jest przedstawiony na
Rys. 7.17.

brzęczyk

UL 7805

3k3

+24V

kierunek ruchu

nap. do silnika

+24V

kontaktrony

Elementy na

konstrukcji

mechanicznej

7*3k3

4
3
2
1
P

5*3k3

Panel sterowniczy

przyciski części

ruchomej i

przywoławcze

LED

P1, P2 - przekaźniki dwupołożeniowe,
K1, K2 - mikroprzełączniki krańcowe ,
M - silnik DC 5V,
UL 7805 - stabilizator napięcia.

Rys. 7.17. Schemat połączeń układu sterowania modelem windy

Program sterujący ruchem modelu windy, składa się z bloku organizacyjnego OB1
i następujących bloków programowych:

•

PB1 – rozkład jazdy „P”

•

PB2 – rozkład jazdy „1”

•

PB3 – rozkład jazdy „2”

•

PB4 – rozkład jazdy „3”

•

PB5 – rozkład jazdy „4”

•

PB10 – wczytanie przycisków i zapalenie odpowiednich LED

•

PB15 – ustawienie zegara piętra

•

PB20 – zgaszenie diody na piętrze

Możliwość podziału programu na bloki i segmenty (ogólnie moduły) jakie daje STEP 5,
znacznie ułatwia pisanie programu i pozwala tworzyć przejrzyste jednostki programowe.
Na Rys.7.18 zamieszczono schemat blokowy programu, realizującego postawione zadanie
sterowania logicznego, z uwarunkowaniami czasowymi.

START

PB10

Wczytanie przycisków przywoławczych

i zapalenie odpowiednich diód

PB15

Ustawienie zegara danego piętra i czekanie

Jeїeli stoi na "P"

to skok do

PB1

Jeїeli stoi na "1"

to skok do

PB2

Jeїeli stoi na "2"

to skok do

PB3

Jeїeli stoi na "3"

to skok do

PB4

Jeїeli stoi na "4"

to skok do

PB5

PB20

Zgaszenie diody na danym piętrze

STOP