13. Jaką rolę pełnią kolejne tranzystory w układzie standardowej bramki NAND TTL

Tranzystor T1 ma dwa emitery będące wejściami układu. Jeżeli na obu wejściach jest stan wysoki złącza E-B T1 są spolaryzowane zaporowo, prąd IB tego tranzystora płynie przez złącze B-C powodując nasycenie T2 wtedy T3 jest odcięty, a T4 nasycony. Na wyjściu mamy „0” logiczne Jeżeli jedno lub więcej wejść znajduje się w stanie niskim wtedy T1 przewodzi z nasyceniem, co powoduje odcięcie T2 w tej sytuacji T3 pracuje jako wtórnik emiterowi przy jednoczesnym odcięciu T4. Na wyjściu jest „1” T3 i T4 tworzące stopień wyjściowy zapewniają małą rezystancję wyjściową.

14. Narysować typowe charakterystyki (wej. przej. wyj) standardowej bramki TTL

Ch-ka wejściowa:

W zakresie (0-1V) na odcinku liniowym nachylenie odpowiada rezyst. R1=4 i w tym zakresie zmiany I1 wynikają z oddziaływania U1 na opornik w bazie T1

Ch-ka przejściowa:

Do U=0,6V T2 i T4 nie przewodzą. Po przekroczeniu 0,6V T2 zaczyna przewodzić. Nachylenie ch-ki jest równe wzmo. napię. T2. W punkcie 1,3V zaczyna przewodzić T4 w wąskim zakresie zakresie przewodzą wszystkie T.

Ch-ka wyjściowa dla stanu L na wyjściu.

Ch-ka wyjściowa dla stanu H na wyjściu.

15. Co to są bramki trójstanowe. Jakie jest ich zastosowanie?

Są to zmodyfikowane bramki TTL, które dają mniejsze pobory mocy lub większe wzm. logiczne. Zapewniona jest wtedy większa elastyczność przy konstruowaniu złożonych funkcji logicznych. Oprócz stanu „0” i „1” na wyj. jest możliwy trzeci stan-odłączenia. Wyjście bramki jest odłączone od zasilania E i od potencjału zero i dlatego jego stan zależy od stanu innych bramek przyłączonych do tego samego wyj. Bramki trójstanowe umożliwiają ekonomiczna pracę urządzeń cyfrowych przez czasowe odłączenie bramek, które nie są w danym momencie elementami istotnymi. Gdy na wej. C jest stan „1” dioda D1 jest odcięta i układ jest taki jak dla bramki TLL. Natomiast dla stanu „0” na wej. C otworzenie złącza trzeciego emitora T1 powoduje zacięcie tranzystorów T2 T3, otwarcie zaś diody D1 powoduje odcięcie T4. wyj. b jest wówczas dołączone do dwóch odciętych transformatorów i znajduje się w stanie wysokiej impedancji. Bramka trójstanowa umożliwia uzyskanie na wyjściu wysokiej impedancji.

16. Wyjaśnić zasadę działania układów TTL SHOTTKY

Najistotniejszym czynnikiem wpływającym na czasy włączania i wył. ukł. TTL jest nasycenie się tranzystora, prowadzące do długich czasów magazynowania nośników mniejszościowych w bazach. Jednym ze sposobów zapobiegania nasycania się tranzystora jest połączenie jego bazy i kolektora za pomocą szybkiej diody Schottky'ego. Dioda ta nie dopuszcza do powstania na złączu C-B tranzystora napięcia przepustowego, prowadzącego do nasycenia gdyż po przekroczeniu 0,3 V otwiera się i zwiera kolektor z bazą. W ten sposób na złączu C-B nie może powstać napięcie 0,7 V w kierunku przepustowym. Gdy dioda Schottky'ego przewodzi panuje na niej napięcie 0,3 V i takie samo nap. jest na złączu C-B tranzystora. Jednocześnie na złączu E-B jest napięcie 0,7 V. Wynika stąd, że U_CEMIN=U_EB-U_D= 0,4V i jest większe niż U_CES tranzystora nasyconego. Stosowanie tranzystorów z diodą Schottky'ego daje więc w efekcie większe napięcie stanu zera logicznego, co jest ich poważną wadą. Wzrost prądu bazy I_B powoduje wzrost prądu kolektora i spadek nap. U_CE do wartości U_CEMIN. W punkcie A charakterystyki roboczej dioda Schottky'ego otwiera się i nap. na kolektorze przy dalszym wzroście IB pozostaje stałe. Nadmiar prądu IB płynie przez diodę i kolektor, który jest obciążony małą rezystancją dynamiczną. Przy zmianie polaryzacji napięcia sterującego B na przeciwną dioda Schottky'ego zostaje zatkana i tranzystor natychmiast znajduje się w stanie aktywnym.

17. Wyjaśnić działanie bramek ECL. Dlaczego bramki mają bardzo krótkie czasy propagacji?

Układy ECL za sprzężeniem emiterowym realizują funkcję logiczną na podstawie własności wzmacniacza różnicowego. Podstawową zaletą tego układu jest to, że w normalnym zakresie pracy tranzystory nie wchodzą w stan nasycenia, dzięki czemu charakteryzuje się on najkrótszymi czasami przełączania.

Opis pracy.

Gdy U₁₁ < U₁₂ -0,8 + 0,5 V

U₁₁ < U₁₂ -0,3 V wtedy T₂ przewodzi a T₁ jest przytkany natomiast, gdy

U₁₁ > U₁₂ -0,5 V +0,8 V

U₁₁ > U₁₂ +0,3 V wtedy przewodzi T₁ a T₂ jest przytkany.

Różnica między stanami logicznymi.

U₁₂ - 0,3V - (U₁₂ + 0,3V) = 0,6V

Gdy U_11L  y_L ; U_11H  y_H

Wartości y_H = E_C i y_H = E_C - I_ER_C.

Rezystancja wyjściowa układu ECL jest bardzo mała

14. Narysować schemat elektryczny standardowej bramki NAND TTL, wyjaśnić jej działanie

W stanie wysokim na wszystkich wejściach złącza emiter- baza tranzystora T₁ są spolaryzowane zaporowo, prąd bazy tego tranzystora płynie przez złącza baza-kolektor (obszar pracy inwersyjnej T₁) do bazy T₂ powodując jego nasycenie. W tym stanie T₃ jest odcięty, a T₄ jest w stanie przewodzenia z nasyceniem. Na wyjściu występuje stan niski („0”). Jeżeli jedno lub więcej wejść znajduje się w stanie niskim, a T₁ przewodzi z nasyceniem, , a T₂ jest odcięty. W tej sytuacji T₃ pracuje jako wtórnik emiterowy przy jednoczesnym odcięciu T₄, a na wyjściu jest stan wysoki (”1”). Stopień wyjściowy z T₃ i T₄ zapewnia małą rez. Wyjścia w obu stanach logicznych. Dioda D₁ przyspiesza odcięcie T₃ w czasie procesu przełączania ograniczając stan przejściowy w którym T₃ i T₄ przewodzą.

---