Laboratorium Podstaw Elektroniki i Miernictwa
Badanie pamięci operacyjnej RAM
Rok: Kierunek:	data wykonania ćwiczenia:	data oddania sprawozdania:	Wykonał:

Cel ćwiczenia:

Celem ćwiczenia jest:

1. zbadanie podstawowych źródeł pamięci półprzewodnikowych

2. zbadanie działania MSI(TTL), 64-bitowej komórki pamięci

Teoria

Półprzewodnikowe pamieci RAM (Random Access Memories) wykorzystują przerzutniki bistabilne typu R-S jako elementy ich budowy. Przez użycie wielobramkowych wejść determinujących działanie przerzutników, umieszczone w pamięci przerzutniki mogą być losowo wybierane z informacją zapisywaną lub odczytywaną pod kontrolą zewnętrzną.

Pamięci użyte w tym ćwiczeniu umożliwiają wprowadzane danych do każdej komórki na podstawie logiki „dodatniej”,lecz informacja z nich odczytywana jest oparta na logice „ujemnej”. Taka sytuacja jest analogiczna jak w przypadku wprowadzania informacji równoległej do rejestrów przesuwnych.

Wyposażenie stanowiska ćwiczeniowego

- zasilacz stabilizowany + 5V

- oscyloskop dwukanałowy (kalibracja dc)

- układ 7400 (poczwórna dwuwejsciowa bramka NAND)

- układ 7403 (poczwórna dwuwejsciowa bramka NAND z otwartym kolektorem)

- układ 7489 - 64-bitowa pamięć RAM

- rezystory: 680
10% Ohm, 5.6
10% kOhm

- diody LED

- układ 10-ciu przełączników

Przebieg ćwiczenia

a) Dwu-bitowa komórka pamięci RAM

Zrealizować układ według Schematu 1.

Schemat 1. Dwu-bitowa pamięć RAM

Wstępnie wszystkie przełączniki muszą być zerowane (ground). Aby pamięć funkcjonowała informacja najpierw musi być zapisana (write) do komórki celem jej przechowana, a następnie może być z niej odczytana (read).

1. zapis informacji do komórki

- wybrać miejsce zapisu informacji: komórka A (cell A) lub komórka B (cell B)poprzez przełączenie przełącznika (write select W_A, lub write select W_B) na pozycję zasilanie +5 V.

- zapis wartości (poziomu) informacji (0 lub 1) do komórki przez podłaczenie odpowiedniego przełącznika W₀ lub W₁ na pozycję zasilanie +5 V. Jeden i tylko jeden przełącznik Write może być podłączony do zasilania +5 V. Uwaga: tylko jeden bit (A lub B) i tylko jeden poziom (0 lub 1) może być zapisany w konkretnym czasie.

- po zapisaniu informacji do komórki pamięci, wszystkie przełączniki write select i write przełączyć na zero (ground)

- bit A zachowany jako 1 logiczna powoduje na wyjściu „wybór 1” napięcie mniejsze niż +0.5 V a na wyjściu „wybór 0” napięcie większe niż +2.5 V. Bit A zachowany jako 0 logiczne powoduje na wyjściu „wybór 1” napięcie wyższe niż +2.5 V a na wyjściu „wybór 0” napięcie mniejsze niż +0.5 V.

- celem odczytania zachowanej w komórce pamięci informacji należy przełączyć odpowiedni przełącznik Read Select (RA lub RB) na zasilanie +5 V (tylko 1 przełącznik może być podłączony do zasilania). Po wykonaniu powyższej czynności obserwacja poziomu napięcia na wyjściach „wybór 1” i „wybór 0” pozwala na identyfikację zapisanej informacji w komórce. Po odczytaniu zapisanej informacji w komórce należy przełączyć przełączniki Read Select do pozycji zero (ground).

Wypełnić poniższą Tabelę 1. według podanych wartości wejściowych.

	WRITE		A	B	READ
		Bit A			Bit B			A		B
										Wybór 1	Wybór 0	Wybór 1	Wybór 0
1	0	0	0	0
2	0	1	0	1
3	1	0	1	0
4	1	1	1	1

Każda pozycja w tabeli musi być realizowana w danym czasie. Pozycja A i B przedstawiają wartości na wyjściach przerzutników bistabilnych R-S, odpowiadającym odpowiednim komórkom pamięci.

2. 64-bitowa komórka pamięci RAM (7489)

Układ 7489 jest pamięcią RAM zorganizowaną w słowa o długości 16 bitów w tablicy 4-ro bitowej. Celem zredukowania ilości wejść adresowych, koniecznych do zaadresowania słów 16-to bitowych, słowa te są adresowane poprzez cztery binarne wejścia adresowe (DCBA). Wyjścia układu, są typu o otwartym kolektorze celem umożliwienia rozbudowy pamięci. Układ 7489 ma da rodzaje wejść, memory enable (ME) oraz write enable (WE), tak jak pokazano w poniższej tablicy.

ME pin 2	WE pin 3	Działanie	Stan na wyjściach
L	L	Zapis	Uzupełnianie impulsów danych
L	H	Odczyt	Uzupełnianie wybranych słów binarnych
H	L	Zakaz przetrzymywania	wysoki
H	H	Brak działania

Celem aktywowania pamięci należy postępować według poniższej procedury:

1. ME i WE przełączyć na zasilanie +5 V

2. Zapis informacji do wybranej lokalizacji pamięci

1. wybrać lokalizacje pamięci DCBA

2. wprowadzić informację do wejść D₄ - D₀

3. ustawić ME i WE w pozycji zero (ground)

4. ustawić ME i WE na zasilanie +5 V

3. Odczyt zapisanej informacji zapisanej w określonej lokalizacji pamięci

1. wybrać lokalizację komórki w pamięci DCBA

2. ustawić ME w pozycji zero (ground) a WE w pozycji zasilanie + 5V

3. odczytać informację z wyjść S₄ - S₀

4. ustawić ME i WE na zasilanie +5 V celem zakończenia odczytu

Uwaga: kroki b3 i b4 muszą być wykonane dla każdego kroku zapisu

4. celem otrzymania wstępnych losowych informacji wejściowych (bez wcześniejszego przechowania w komórkach informacji) należy:

1. wybrać lokalizację pamięci DCBA

2. zastosować losowe informacje do wejść D₄ - D₀

3. ustawić ME na zasilanie +5 V i WE na pozycję zero (ground)

4. odczytać informację z wyjść S₄ - S₀

5. ustawić ME i WE na zasilanie +5 V celem zakończenia odczytu

W niniejszej procedurze ćwiczeniowej zakładamy logikę dodatnią, w której jedynka logiczna występuje dla napięcia > +2.5 V, a dla zera logicznego < +0.5 V. Zapisywać zmierzone napięcia jako „1” i „0”

Przebieg ćwiczenia

5. Testowanie prawidłowości działania pamięci

1. ME i WE ustawić na zasilanie +5 V zanim Vcc na pinie 16 układu podłączymy do zasilania.

2. wybrać lokalizację pamięci DCBA = 1011

3. odczytać wstępnie zachowane informacje (ME = 0 V, WE = +5 V)

S₄S₃S₂S₁ =...................................

4. ME i WE ustawić na zasilanie +5 V

5. zapisać informację DCBA = 0110 (ustawić ME = 0 V, WE = +5 V)

6. ME i WE ustawić na zasilanie +5 V

7. odczytać informację zachowaną w pamięci (ME = 0 V, WE = +5 V)

S₄S₃S₂S₁ =...................................

8. ME i WE ustawić na zasilanie +5 V

9. odczytać ponownie zachowaną informacje (ME = 0 V, WE = +5 V)

S₄S₃S₂S₁ =...................................

10. ME i WE ustawić na zasilanie +5 V

11. Odłaczyć zasilanie +5 V z pinu 16 na układzie. Powtórnie połaczyć zasilanie +5 V do pinu 16 i odczytac ponownie achowne informacje (ME = 0 V, WE +5 V)

S₄S₃S₂S₁ =...................................

12. ME i WE ustawić na zasilanie +5 V

6. 7489 binarny przetwornik kodu Gray'a

Wejściowe informacje przechowane w komórkach pamięci są uzupełnieniem kodu Gray'a dla liczb binarnych odpowiadającym lokalizacjom w pamięci. Zmiana lokalizacji pamięci (wejścia adresowe) może nastąpić tylko wtedy, kiedy ME i WE są zasilane napięciem +5V, w przeciwnym wypadku nastąpi utrata informacji wcześniej zapisanej.

Wypełnić poniższą tabelę, dla danych zawartych w kolumnach A i B

Tabela 2.

A		B	C
Adres		Dane do zachowania D4D3D2D1	Dane zapisane S4S3S2S1
	Binarny DCBA
0	0000	1111
1	0001	1110
2	0010	1100
3	0011	1101
4	0100	1001
5	0101	1000
6	0110	1010
7	0111	1011
8	1000	0011
9	1001	0010
10	1010	0000
11	1011	0001
12	1100	0101
13	1101	0100
14	1110	0110
15	1111	0111

Rezultaty

Korzystając z dodatniej logiki „1” >+2.5 V i „0” <+0.5 V i wartości wyjściowych zdefiniowanych poprzez „bit A zachowany jako 1 logiczna powoduje na wyjściu „wybór 1” napięcie mniejsze niż +0.5 V a na wyjściu „wybór 0” napięcie większe niż +2.5 V. Bit A zachowany jako 0 logiczne powoduje na wyjściu „wybór 1” napięcie wyższe niż +2.5 V a na wyjściu „wybór 0” napięcie mniejsze niż +0.5 V” na podstawie Tabeli 1 wypełnić poniższą Tabelę 3.

	Zapisany (stored)		Odczytany
		Bit A	Bit B	Bit A	Bit B
1	0	0
2	0	1
3	1	0
4	1	1

---