ZS i SK Instrukcja do ćwiczenia
Temat: Niezautomatyzowana synteza układów logicznych
Cel ćwiczenia: Celem ćwiczenia jest poznanie syntezy układów logicznych bazującej na
graficznej metodzie minimalizacji za pomocą tablic Karnaugh`a.
1. Przeprowadzić minimalizację zadanej funkcji logicznej oraz zaproponować
rozwiązanie wymagające zastosowania najmniejszej liczby bramek a także
rozwiązanie wykorzystujące tylko dwuwejściowe bramki NAND. Zaimplementować
zminimalizowany układ na stanowisku laboratoryjnym z dostępnych bramek,
sprawdzić jego działanie statycznie za pomocą tablicy prawdy.
2. Zminimalizować zadaną funkcję logiczną czterech zmiennych podobnie jak w punkcie
poprzednim. Dla chętnych (jako dodatkowe zadanie w domu) przeprowadzić
symulację działania układu wykorzystując do tego celu program do symulacji
ISE WebPACK (można pobrać ze strony Xilinx po zarejestrowaniu się) lub PSpice
Student (dostępny w sieci na Wydziale WI) lub inny program do symulacji układów
cyfrowych. Działanie układu sprawdzić na diagramach czasowych, które należy
dołączyć do sprawozdania.
Wymagania:
1. Podstawowe funktory układów kombinacyjnych, różne sposoby opisu działania.
2. Etapy syntezy układów kombinacyjnych, podaj przykład.
3. Metody minimalizacji i ich właściwości oraz zastosowania.
4. Zasady minimalizacji metodą graficzną (tablic Karnaugh`a), podać kolejność działań i
zaprezentować metodę na konkretnym przykładzie.
5. Zminimalizować i narysować schemat zadanej funkcji logicznej wynikający
bezpośrednio z równań oraz z dwuwejściowych bramek NAND.
6. Wymień kryteria wyboru realizacji projektowanego układu.
Literatura:
1. Gajewski P.,Turczyński J.: Cyfrowe układy scalone CMOS, WKiA
, W-wa 1998.
2. Głocki w.: Układy cyfrowe, WSZiP, W-wa 1996.
3. Kalisz J.: Podstawy elektroniki cyfrowej, WNT W-wa 1999.
4. Pieńkos J., Turczyński J.: Układy scalone TTL w systemach cyfrowych, WKiA
, W-wa
1986.
5. Wilkinson B.: Układy Cyfrowe, WKiA
, W-wa 2000.