Procesor o strukturze RISC
-komputer o zredukowanej liczbie rozkazów
-dwie magistrale oddzielone od siebie
ALU - jednostka arytmetyczno logiczna,
dokonuje przetwarzania danych
Wreg (work register) - specjalny rejestr współpracujący z akumulatorem (rejestr roboczy)
Urządzenie peryferyjne - przekazuje swoje dane na magistralę lub pobiera z magistrali i przekazuje dalej (na zewnątrz magistrali), umożliwia kontakt magistrali z otoczeniem zewnętrznym
Port - grupa linii pełniących funkcję wejścia i wyjścia
Timer (licznik) - można wykonywać jawne instrukcje
Licznik rozkazów - będzie adresował pamięć programu, pokazuje numer komórki, który rozkaz, a komputer go wykonuje. Długość jego zależna jest od pamięci procesora
Rejestr statusu - pokazuje stan wyniku, który został wykonany
Rejestr adresowania pośredniego - mechanizm mówiący iż: nie mówimy do której komórki mamy pójść, lecz do numeru znajdującego się w ADDR Mux
Tuning generation - generowanie przebiegów czasowych
MCLR - nóżka zerowania (wymusza zaokrąglenie pierwszych instrukcji)
Watchlog timer (dozorca) - specjalny zegar, który odmierza czas, co pewien czas zeruje komputer, jeśli program się zapętli to dzięki niemu możemy z tego wyjść
Register file concept - wszystkie dane w komputerze są tam zapisywane (zawiera specjalne rejestry i rejestry ogólnie dostępne)
Procesor PIC12C508
-ma tylko 8 nóżek
-ma 7 rejestrów specjalnych
INDF - rejestr adresowania pośredniego
PCL - dolne 8 bitów licznika rozkazów
FSR - rejestr zawartości adresowania pośredniego
GPIO - rejestr portu
OSCCAL - rejestr kalibrujący oscylator
TRIST, OPTION - ukryte rejestry
Cechy:
-28 rejestrów ogólnie dostępnych
-6 portów: GP0-GP5
-pamięć 512 słów 12-sto bitowych
-licznik programu ma długość 12-stu bitów
-adres bezpośredni wynosi 5 bitów
MCLR - musimy tą nóżkę zaprogramować
OSC2 - nóżka (w tym procesorze możemy zrobić by oscylator był wytwarzany przez procesor, możemy go zaprogramować tak, aby miał oscylator wewnętrzny, dzięki temu zaoszczędzimy jedną nóżkę)
DC - (do 4MHz) procesor może być zasilany różnym zegarem (impuls zegarowy nie ma ograniczenia od dołu, tylko od góry)
Cykl zegarowy i maszynowy:
-komputer o zredukowanej liczbie rozkazów
-4 takty zegarowe:
Q1-deszyfrowana instrukcja
Q2-czytane porty (odczyt danych)
Q3-wykonywana instrukcja
Q4-zapis tych danych i wysłanie ich do portów