LABORATORIUM UKŁADÓW ELEKTRONICZNYCH

Ćwiczenie 3

LICZNIKI

1. Wprowadzenie

Tematem ćwiczenia jest budowa, zasada działania oraz właściwości liczników stosowanych w systemach cyfrowych. W ćwiczeniu badany jest licznik binarny, złożony z czterech przerzutników JK7473, dziesiętny licznik scalony, licznik binarny synchroniczny oraz dwa scalone liczniki programowane: binarny i dziesiętny. Trzy pierwsze wyżej wymienione liczniki znajdują się we wkładce DN121A.

Do wykonania ćwiczenia potrzebne są następujące przyrządy pomocnicze:

• Generator impulsów zegarowych TTL SN3311

• Wkładka DN121A

• Wkładka DN121B

• Wskaźnik stanów logicznych SN9111

• Generator stanów logicznych TTL SN1222

2. Opis techniczny wkładek pomiarowych

1. Wkładka DN121A

Wkładka DN121A zawiera trzy niezależne układy badane: licznik binarny o pojemności n=16, złożony z czterech przerzutników JK7473, scalony dziesiętny licznik 7490 z obwodem sprzężenia zwrotnego, umożliwiającym programowanie jego pojemności oraz licznik binarny synchroniczny o pojemności n=4, złożony z dwóch przerzutników JK7473 i bramek NAND 7420. Schemat ideowy wkładki, widok płyty czołowej oraz rozmieszczenie elementów pokazano odpowiednio na rys. 1, 2 i 3.

Rys. 1. Schemat ideowy wkładki DN121A

Liczniki umieszczone w omawianej wkładce są zerowane przyciskiem „clear”. Zespół izostatów na płycie czołowej umożliwia dołączenie dowolnie wybranego przebiegu wyjścia A, B, C, D licznika binarnego z gniazdem typu BNC. Z kolei na płytce wewnątrz wkładki znajdują się cztery przełączniki suwakowe umożliwiające programowanie pojemności licznika dziesiętnego oraz cztery diody elektroluminescencyjne, wskazujące stany wyjść licznika synchronicznego.

Rys. 2. Płyta czołowa wkładki DN121A

Rys.3. Rozmieszczenie głównych elementów na płytce wkładki DN121A

2. Wkładka DD121B

Wkładka DD121B zawiera dwa układy liczników rewersyjnych 72192 oraz 74193. Schemat ideowy wkładki pokazano na rys. 4.

Rys. 4. Schemat ideowy wkładki DD121B

Wejścia (inputs) A, B, C, D umożliwiają ustawienie w każdym z liczników liczby początkowej z zewnętrznego generatora stanów logicznych za pomocą przycisków „load192” i „load193”. Oba liczniki są zerowane przyciskiem „clear”. W zależności od położenia przełącznika suwakowego „count” na płytce (rys. 4) impulsy zegarowe z wejścia „clock” podawane są na wejście C+ lub C- licznika 74192 /US₂/ umożliwiając zliczanie w przód lub wstecz.

Diody elektroluminescencyjne umieszczone na płytce wkładki DD121B wskazują stany liczników, stany na wejściach danych programujących oraz wystąpienie przeniesienia i pożyczki z licznika 192 podczas zliczania w przód lub w tył. Ponadto istnieje możliwość obserwacji stanów logicznych występujących na poszczególnych wyjściach licznika 74192 poprzez wyjścia (outputs) A, B, C, D wkładki DD121B.

Wygląd płyty czołowej oraz rozmieszczenie elementów na płytce omawianej wkładki pokazano na rys. 5 i 6.

Rys. 5. Płytka czołowa wkładki DD121B

Rys. 6. Rozmieszczenie elementów na płytce wkładki DD121B

3. Wkładka SN3311

Rys. 7. Płyta czołowa wkładki SN3311

Wkładka pełni rolę generatora zegarowego z trzema wyjściami: dwoma „outputs” oraz jednym „trig out”. Za pomocą przełącznika suwakowego można generować impulsy automatycznie (prawe położenie), lub wyzwalać je ręcznie (lewe położenie) poprzez wciskanie przycisku „clk” na płycie czołowej.

4. Wkładka SN1222

Rys. 8. Płyta czołowa wkładki SN1222

Wkładka pełni rolę czterowyjściowego generatora stanów logicznych. Ustawianie odpowiedniego poziomu logicznego na poszczególnych wyjść, odbywa się poprzez zmianę położenia odpowiedniego przełącznika suwakowego (A, B, C lub D).

3. Przebieg ćwiczenia

1. Badanie scalonego licznika dziesiętnego 7490

W celu wykonania ćwiczenia należy połączyć układ w sposób pokazany na rys. 9.

Rys. 9. Schemat połączeń poszczególnych wkładek

W celu wybrania licznika dziesiętnego 7490 na płycie czołowej należy nacisnąć przycisk „DEC”. Przycisk „CLEAR” służy do wyzerowania stanu licznika. Stany wyjść licznika dziesiętnego ustawiane są w takt impulsów zegarowych generatora (wyzwalanie ręczne). Cztery przełączniki suwakowe umieszczone wewnątrz wkładki umożliwiają zaprogramowanie pojemności rozważanego licznika.

Przykład tabeli stanów omawianego licznika pokazano poniżej.

Nr. cyklu	Stan logiczny wyjścia licznika
		A2	B2	C2	D2
0
1
2
3
4
5
6
7
8
9
0

2. Badanie licznika binarnego zbudowanego z przerzutników JK

W celu wykonania ćwiczenia należy połączyć układ w sposób pokazany na rys. 9. Aby wybrać licznik binarny na płycie czołowej wkładki należy nacisnąć przycisk „BIN”. Analogicznie jak w opisano punkcie 3.1 stany wyjść licznika dziesiętnego ustawiane są w takt impulsów zegarowych generatora (wyzwalanie ręczne).

Przykład tabeli stanów omawianego licznika pokazano poniżej.

Nr. cyklu	Stan logiczny wyjścia licznika
		A1	B1	C1	D1
0
1
… … …
12
13
14
15
0

Rejestracji przebiegów czasowych na poszczególnych wyjściach licznika binarnego dokonuje poprzez podłączenie do wyjścia OUTPUT wkładki DN121A oscyloskopu i naciśnięcie oraz przytrzymanie klawiszy A, B, C, lub D (waveform) na płycie czołowej wkładki.

3. Badanie licznika synchronicznego

Zasilanie wkładki badanej należy dołączyć z wykorzystaniem złącza krawędziowego. Należy również dołączyć generator sygnału zegarowego SN3311 (wyzwalanie ręczne), zgodnie ze schematem z rys. 9. Diody elektroluminescencyjne D₁ - D₄ na płytce wewnątrz wkładki reprezentują poziomy logiczne poszczególnych wyjść licznika synchronicznego. Wyniki obserwacji działania licznika należy umieścić w tabeli analogicznej jak w punkcie 3.2 (lub 3.1).

4. Badanie liczników 74192 i 74193

W celu wykonania ćwiczenia należy połączyć układ w sposób pokazany na rys. 10, przy czym zasilanie wkładki badanej należy dołączyć z wykorzystaniem złącza krawędziowego. Badane liczniki zerowane są przyciskiem „clear”. Generator SN3311 należy ustawić w tryb pracy „wyzwalanie ręczne”. Diody elektroluminescencyjne D₅ - D₁₄ na płytce wewnątrz wkładki reprezentują poziomy logiczne wyjść poszczególnych liczników.

Rys. 10. Schemat połączeń poszczególnych wkładek w punkcie 3.4

W pierwszym etapie realizacji ćwiczenia należy określić pojemność licznika 74192 oraz 74193, jak również kaskadowego połączenia tych liczników. Z kolei w drugim etapie należy wykonać 2 tabele stanów (analogicznie jak w poprzednich punktach) licznika 192: dla zliczania w przód oraz wstecz.

5. Programowanie stanu początkowego licznika 74192

Ćwiczenie należy wykonać analogicznie jak w punkcie 3.4, przy czym na wejścia A, B, C, D wkładki DD121B należy podać wybraną przez prowadzącego liczbę z generatora stanów logicznych SN1222. Stan początkowy licznika 74192 ustawia się dokonując wpisu liczby z generatora za pomocą przycisku „load 192”. Schemat połączeń pokazano na rys. 11.

Rys. 11. Schemat połączeń poszczególnych wkładek w punkcie 3.5

6. Działania arytmetyczne z wykorzystaniem licznika 74192

Opisane w punkcie 3.5 programowanie stanu początkowego badanych liczników pozwala na przeprowadzenie prostych operacji dodawania i odejmowania dwóch liczb binarnych. Operacje te można zrealizować w układzie pokazanym na rys. 11.

W przypadku dodawania dwóch liczb binarnych przełącznik „COUNT” umieszczony wewnątrz wkładki DD121B należy przełączyć w pozycję „UP”. Pierwszy składnik należy wprowadzić do licznika z generatora stanów logicznych SN1222 (jak w punkcie 3.5), natomiast drugi składnik określa ilość impulsów zegarowych (generator SN331 z wyzwalaniem ręcznym), którymi należy taktować licznik. W momencie podania ostatniego impulsu zegarowego wynik operacji podawany jest za pomocą odpowiednich diod elektroluminescencyjnych umieszczonych wewnątrz wkładki liczników.

Odejmowanie dwóch liczb binarnych przeprowadzane jest analogicznie jak dodawanie, przy czym przełącznik „COUNT” należy przełączyć w pozycję „DOWN”.

Sposób realizacji oraz wyniki działań arytmetycznych można zanotować w tabeli, zgodnie ze wzorem:

Nr cyklu	Wyjścia licznika				Liczba (dziesiętna)
		A	B	C		D

4. Literatura

1. Barski M., Jędruch W. - Układy cyfrowe i mikroprocesory, PG, Gdańsk 1985

2. Ćwirko R., Rusek M., Marciniak W. - Układy scalone w pytaniach i odpowiedziach, WNT, Warszawa 1987

3. De Micheli G. - Synteza i optymalizacja układów cyfrowych, WNT, Warszawa 1998

4. Gajewski P., Turczyński J. - Cyfrowe układy scalone CMOS, WKiŁ, Warszawa 1990

5. Głocki W. - Układy cyfrowe, WSZiP, Warszawa 2002

6. Górecki P. - Układy cyfrowe, pierwsze kroki, Wydawnictwo BTC, Warszawa 2004

7. Kalisz J. - Podstawy elektroniki cyfrowej, WKiŁ, Warszawa 2002

8. Łakomy M., Zabrodzki J. - Cyfrowe układy scalone CMOS, PWN, Warszawa 1991

9. Łakomy M., Zabrodzki J. - Cyfrowe układy scalone, PWN, Warszawa 1986

10. Łuba T., Zbierzchowski B. - Komputerowe projektowanie układów cyfrowych, WKił, Warszawa 2000

11. Łuba T. - Synteza układów logicznych, WSISiZ, Warszawa 2000

12. Łuba T., Zbierzchowski B. - Komputerowe projektowanie układów cyfrowych, WKiŁ, Warszawa 2000

13. Łuba T. (praca zbiorowa) - Synteza układów cyfrowych, WKiŁ , Warszawa 2003

14. Majewski W. - Moduły logiczne w syntezie układów cyfrowych, WKiŁ, Warszawa 1992

15. Pasierbiński J., Zbysiński P. - Układy programowalne w praktyce, WKiŁ, Warszawa 2004, wydanie drugie

16. Piecha J. - Elementy i układy cyfrowe, PWN, Warszawa 1990

17. Pieńkos J., Turczyński J. - Układy scalone TTL w systemach cyfrowych, WKiŁ, Warszawa 1986

18. Sasal W. - Układy scalone serii UCA / UCY 74. Parametry i zastosowania, WKiŁ, Warszawa 1985

19. Skorupski A. - Podstawy techniki cyfrowej, WKiŁ, Warszawa 2001

20. Traczyk T. - Układy cyfrowe. Podstawy teoretyczne i metody syntezy, WNT, Warszawa 1986

21. Tyszer J., Mrugalski G. - Układy cyfrowe. Zbiór zadań z rozwiązaniami. Wydawnictwo Politechniki Poznańskiej, Poznań 2002

22. Wilkinson B. - Układy cyfrowe, WKiŁ, Warszawa 2000

23. Zbysiński P, Pasierbiński J. - Układy programowalne, pierwsze kroki, Wydawnictwo BTC, Warszawa 2002, wydanie drugie 2004

24. Zieliński B.- Układy mikroprocesorowe. Przykłady rozwiązań. Wydawnictwo Helion, 2002

---