A2.Warstwowy model mk zamkniętego.

A3.Schematyczna budowa portu równoległego, jak odbywa się zapis, a jak odczyt z portu. Wymienić 3 typy portów.

A4.Uproszczony schemat przetwornika A/C pracującego na zasadzie SAR i wymienić 4 parametry przetworników.

A5.Narysować przebieg transmisji logicznych „0” i „1” na magistrali 1-Wire (z zaznaczeniem co jest źródłem sygnału).

B4.Schematyczna budowa układu czasowego. Omów 2 podstawowe konfiguracje.

B5.Narysować przebiegi czasowe interfejsu SPI dla sygnału zegarowego o CPHA=0.

B6.Cykl projektowania programu w języku asemblera.

C1.Naszkicować uszczegółowioną budowę mk i opisać funkcje poszczególnych bloków (od myślnika).

C4.Naszkicować schemat blokowy komparatora analogowego i omówić zasadę pracy.

C5.Narysować przebiegi czasowe interfejsu SPI dla sygnału zegarowego o CPHA=1.

D2.Opisać strukturę mk udostępniającego szyny systemowe poprzez wyprowadzenie portów (schemat blokowy).

D5.Naszkicować przebieg odczytu bita przez układ master od magistrali 1-Wire (z zaznaczeniem co jest źródłem sygnału).

E2. Wymienić 4 metody generacji sygnału zegarowego (od myślnika!) i naszkicować dla nich schematy przedstawiające sposoby generowania sygnału zegarowego.

E3. Naszkicować licznik w konfiguracji rejestratora zdarzeń i opisać zasadę działania (każdy krok od myślnika!).

E4. Naszkicować przebieg sekwencji inicjalizacji dla magistrali 1-Wire (z zaznaczeniem co jest źródłem sygnału).

F2. Scharakteryzować system przerwań z programowym przeglądaniem urządzeń (poglądowy schemat blokowy) i opisać jego cechy (od myślnika!).

F3. Naszkicować licznik w konfiguracji generatora PWM i opisać zasadę działania (każdy krok od myślnika!).

F4. Naszkicować schematyczną budowę interfejsu UART (np. 8051) i format danych standardu UART.

---