Ćwiczenie nr 4

Temat: UKŁADY LOGICZNE

1.WSTĘP Z TEORII

UKŁAD SEKWENCYJNY to taki, w którym aktualne wyjścia układu w danej chwili k: y_1k, y_2k, …, y_mk zależą nie tylko od aktualnego stanu wejść układu w chwili k: x_1k, x_2k, …, x_nk, ale i od historii, tzn. od stanu wejść w chwilach poprzednich (k-1), (k-2), … zwanych stanami wewnętrznymi . Charakterystycznym elementem składowym układów sekwencyjnych są więc elementy pamiętające. Głębokość zapamiętanych poprzednich stanów układu zależy od stopnia jego skomplikowania.

UKŁAD SYNCHRONICZNY

W układach synchronicznych zmiana stanu wewnętrznego następuje wyłącznie w określonych chwilach, które wyznacza sygnał zegarowy (ang. clock). Każdy układ synchroniczny posiada wejście zegarowe oznaczane zwyczajowo symbolami C, CLK lub CLOCK. Charakterystyczne dla układów synchronicznych, jest to, iż nawet gdy stan wejść się nie zmienia, to stan wewnętrzny - w kolejnych taktach zegara - może ulec zmianie.

Ponieważ w przypadku układu synchronicznego zrealizowanego jako automat Moore'a wyjście układu jest funkcją stanu wewnętrznego, może ono zmieniać się tylko w chwili nadejścia taktu, co daje gwarancję, że odpowiedni stan wyjść utrzyma się przez cały takt. W przypadku automatu Mealy'ego zmiana wyjścia układu może nastąpić także w momencie zmiany wejścia.

UKŁAD ASYNCHRONICZNY

W układach asynchronicznych zmiana sygnałów wejściowych X natychmiast powoduje zmianę wyjść Y. W związku z tym układy te są szybkie, ale jednocześnie podatne na zjawisko hazardu i wyścigu. Zjawisko wyścigu występuje, gdy co najmniej dwa sygnały wejściowe zmieniają swój stan w jednej chwili czasu (np. ). Jednak, ze względu na niezerowe czasy przełączania bramek i przerzutników, zmiana jednego z sygnałów może nastąpić [trochę] wcześniej niż innych, powodując trudne do wykrycia błędy. Dlatego też w analizie układów asynchronicznych uznaje się, że jednoczesna zmiana kilku sygnałów jest niemożliwa.

UKŁAD KOMBINACYJNY to taki, w którym aktualne wyjścia układu w danej chwili y₁, y₂, …, y_m zależą wyłącznie od aktualnego stanu wejść układu x₁, x₂, …, x_n.

PRAWA DE MORGANA

I prawo De Morgana 

Prawo zaprzeczania koniunkcji: negacja koniunkcji jest równoważna alternatywie negacji

,

gdzie p i q oznaczają zdania w sensie logiki.

II prawo De Morgana 

Prawo zaprzeczenia alternatywy: negacja alternatywy jest równoważna koniunkcji negacji

;

Prawa umożliwiają definiowanie jednych spójników zdaniowych za pomocą innych. Na przykład, korzystając z koniunkcji i negacji, za pomocą prawa podwójnej negacji można określić alternatywę:

METODA KARNAUGHTA

Funkcję logiczną można określać, zapisując ją wzorem analitycznym, ale można też ją definiować w postaci tabelarycznej poprzez przypisanie odpowiednich wartości tej funkcji odpowiadających poszczególnym kombinacją wartości jej argumentów. Specjalne tablice służące do tego celu nazywa się tablicami Karnaugh. Tablice mają tyle pól, ile wynosi liczba możliwych kombinacji wartości argumentów. Kombinacje te zapisane w kodzie Greya opisują boki tablic.

MINIMALIZACJA POPREZ JEDYNKI

Wzór otrzymany przy realizacji jedynek ma postać sumy logicznej i zawiera tyle składników, ile jest jedynek w tablicy. Poszczególne składniki odpowiadające jedynkom są iloczynami logicznymi wszystkich argumentów. Jeśli jedynka funkcji jest wskazana przez zerową wartość danego argumentu, to we wzorze symbol tego argumentu jest zapisywany z negacją, a jeśli jedynka funkcji jest wskazana przez jedynkową wartość danego argumentu, to we wzorze symbol tego argumentu jest zapisywany bez negacji.

2. PRZEBIEG ĆWICZENIA

Tabela sygnałów na wejściu: A, B, C, D i na wyjściu: X, Y.

A	B	C	D	X	Y
0	0	0	0	1	0
0	0	0	1	1	1
0	0	1	0	1	0
0	0	1	1	1	0
0	1	0	0	1	0
0	1	0	1	0	0
0	1	1	0	0	0
0	1	1	1	0	0

A	B	C	D	X	Y
1	0	0	0	1	1
1	0	0	1	0	1
1	0	1	0	0	0
1	0	1	1	0	0
1	1	0	0	1	0
1	1	0	1	0	0
1	1	1	0	0	0
1	1	1	1	0	0

$$X = f\left( A,\ B,\ C,\ D \right) = \ \overset{\overline{}}{a}\overset{\overline{}}{b\ } + \ \overset{\overline{}}{c}\overset{\overline{}}{d}$$

$Y = f\left( A,\ B,\ C,\ D \right) = \ \overset{\overline{}}{b}\overset{\overline{}}{c}d + a\overset{\overline{}}{b}\overset{\overline{}}{c}$

SCHEMATY LOGICZNE

realizacja funkcji X realizacja funkcji Y

Realizacja funkcji X zbudowany z elementów NOR

Projektowanie układu sekwencyjnego

Przy użyciu synchronicznych przerzutników JK zaprojektuje układ sekwencyjny, którego działanie przedstawione jest grafem

 Rozwiązanie

Jak widać graf posiada cztery zakodowane stany. Zatem potrzeba dwóch przerzutników JK, których stany wyjść Q₁ i Q₀ są sygnałami wyjściowymi projektowanego układu sekwencyjnego. Układ projektujemy wykonując kolejno następujące czynności: 

a)        dany graf zapisujemy w postaci siatki Karnaugh (tablica przejść) 

  b)        otrzymaną tablicę przejść rozdzielamy na dwie tablice odpowiadające poszczególnym przerzutnikom Q₁ i Q₀ 

 

 

c)        dla przerzutnika Q₀ tworze funkcje wzbudzeń dla jego wejść J₀ i K₀ na podstawie jego tablicy wzbudzeń – w tym celu dla każdej kratki w tablicy przejść odczytujemy przejścia wyjścia Q, następnie znajdujemy w tablicy wzbudzeń przerzutnika JK odpowiednie stany wejść (J i K) i wpisujemy do nowych tablic o tych samych współrzędnych co tablica przejść

 

 

następnie dokonując minimalizacji otrzymanych tablic dla wejść J₀ i K₀, otrzymuje ich funkcje wzbudzeń

d)        podobnie postępujemy dla przerzutnika Q₁

 

 e)        na podstawie funkcji wzbudzeń J₁, K₁, J₀ i K₀ rysuje schemat układu, do wejść zegarowych obu przerzutników doprowadzamy równolegle zewnętrzny sygnał taktujący C

 

Badanie rozdzielacza

1. Zaprojektowany rozdzielacz czterowyjściowy

X	A	B	C	D
1	0	1	1	0
0	1	0	0	1

1. Działanie rozdzielacza