Automaty dziela sie:synchroniczne (zmiany nastepuja pod wplywem sygnalu taktujacego) asynchroniczne zmiany nastepuja pod wplywem zmian sygnalow wejsciowych Aut.sekwen nazywamy ukl przełączający przetwarzający cyfrowa informacje Xi dostarczona na jego wejście w cyfrowa informacje y(i) wytworzona na wejściach w ten sposób ze w dowolnej chwili czasowej t^(i) informacja y^(t)i zalezy od informa x(i) w chwili t oraz we wszystkich chwilach t-1,t-2... Yit=f(xi^(t), xi^(t-1),..., xi^(t-n) Zestaw sygnałów dostarczanych na wejścia automatu nazywa się stanem wejść automatu X=(x1,x2,x3,...,xn) Zesp. Sygnałów wytwarzanych na wyjsciach Y=(y1,y2,y3,...,ym) Automat posiada pamiec która w realnych układach sklada się z k elementarnych dwustanowych komórek pamięciowych Q1,Q2,...Qk zwanych automatami elementarnymi.Kombinacje stanów wyjsc tych automatów nazywa się stanem wewn automatu sekwencyjnego A=(Q1,Q2,Q3...Qk) Liczba możliwych stanów wewnętrznych=2^wewnętrznych. Stany elementów pamieci zmieniaja się pod wpływem odpowiednich sygnałów sterujących q1,q2,...qk zwanych wzbudzeniem. Kombinace sygnałów wzbudzen doprowadzonych do pamieci automatu tzw stan wzbudzen B=(q1,q2,...qk) Podzial ukl cyfr ze wzg na -sposob wykonania:-SSJ(bramki log)MSJ(rejestry,liczniki)LSJ(pamieci,ukl programowalne)VLSJ(ukl procesorowe) -wykorzystane elem polprzewodnikowe- TTL(74xx)-złożone ukl. logiczne tranz-tranz, przeciwsobny stopień wyjściowy, pracujące do częst. 25MHz,obciążalnośc do 10 bramek(74Hxx)-duza szybkosc,2x wiecej mocy niz 74xx,rezystory w stand mialy pol wartosci(74Lxx)-maly pobor mocy,4x wolniejsze od stand (74Sxx)-z tranzystorami nienasycajacymi sie,zastapila serie 74H,3x szybsza i 2x wiecej moy niz stand(74LSxx)-ukl malej mocy z tranzystorami schotkyego,zastapila 74xx,nieco szybsze niz stand,5x mniej mocy ECL- szybkie ukl logiczne o sprzężeniu emiterowym, zasilane napęciem ujemnym, dużypobór mocy, mały stopień scaleniaDZTL- CMOS -4000-zasilanie 3-12V,w stanie statycznym nie pobieraly mocy,napiecie wyjsciowe rail to rail,obwody wejsc nie pobierajace pradu,mala szybkosc ok 1MHz -4000B-zasilane nap. od 3 do 18V, zabezpieczenia obwodów wejściowych, szybkość 3,5MHz
Hazard określa możliwosc powstania pod wpływem określonych zmian sygnałów wejściowych na niektórych wyjsciach: niepożądanych krótkotrwałych sygnałów 1 lub 0 przy wymaganych niezmienionych sygnałach odpowiednio 0 lub 1 to tzw statyczny ;;krótkotrwałych zmian sygnałów wejściowych np. 01 lub 10 przy wymaganej jednokrotnej zmianie 01 lub 10 to dynamiczny Hazard statyczny powstaje w rzeczywistych ukladach przelaczajacych w wyniku niejednoznacznosci zmian sygnalu x i negacji x co powoduje ze nie sa spelnione tozsamosci boolea.Norm post sumy y=Ax+Bx+Z A,B-dow elementarne iloczyny Z-implikant wyst hazard stat względem zmiennej x gdy AB=/ABZ Aby wyeliminowac uzupelnia się implikant g=AB co nie zmiania wartości zg z Reg sklejan zach Ax+Bx+AB=Ax+Bx jakies drugie y=x1x2+x3x1 y=Ax1+Bx1+Z zatem AB=x2x3=/0 dodaj impl x2x3 i mamy y=x1x2+x3x1+x2x3 Norm post iloczynu y=(A+x)(B+x)Z wyst hazard jezeli nie spelniony war A+B=A+B+Z uzupelnia sie iml g=A+B Pamie polprzewodnikowe*stale-nie traca zawartosci po wył zasilania*o wobodnym dostepie-RAM do zapisu i odczytu-traca zawartosc po wył zasilania Pam o dostepie swobodnym RAM *statyczne(SRAM,komorki pamieci-przerzutniki)*dynamiczn(DRAM-brak przerzutniko)*pseudostatyczne(PRAM o strukturze wewn DRAM a na zewn zachowuj jak SRAM Przetwarz A/C: zdolnosc rozdzielcza,rozdzielnosc,dokladnosc,szybkosc przetwarzania,rodzaj kodu cyfrowego,zakres przetwarzanych wielkosci,krok kwantowaniaQ=UFS/2^(N) C/A zakres wielkosci wyjsc,rezyst wyjsc szybk przetw