36. Co to jest ścieżka brzegowa??
37. Ewolucja architektury układów EPLD firmy ALTERA
Rodzina układów |
Struktura makrokomórek |
Połączenia wewnętrzne |
Elementy rekonfigurowalne |
CLASSIC+ |
Matryca programowalna |
Globalne |
EPROM |
MAX5000 |
Matryca programowalna |
Macierz programowalna |
EPROM |
FLASHlogic |
Matryca programowalna |
Macierz programowalna |
SRAM/FLASH SRAM/EPROM |
MAX7000 |
Matryca programowalna |
Macierz programowalna |
EEPROM |
MAX9000 |
Matryca programowalna |
FastTrack |
EEPROM |
FLEX8000 |
Look-Up Table |
FastTrack |
SRAM |
FLEX10K |
Look-Up Table |
FastTrack |
SRAM |
38. Budowa wewnętrzna układów CLASSIC+ na przykładzie struktury EP610
Architektura układów CLASSIC+ składa się z pojedynczych macierzy makrokomórek połączonych globalną szyną danych. Układy te produkowane są w zaawansowanej technologii CMOS, w związku z czym mogą redukować pobór mocy do minimum bez pogorszenia jakości. Kasowanie i programowanie odbywa się poprzez nowoczesne elementy oparte na pamięciach EPROM.
39.Architektura i własności układów MAX serii 5000 i 7000
Układy MAX serii 5000
Układy MAX cechują: prędkość i łatwość użycia charakterystyczne dla układów PAL oraz pojemność i wielkość typowa dla układów FPGA. Mogą one zastępować zarówno układy TTL, jak i większość katalogowych układów średniej i wielkiej skali integracji.
Cechą charakterystyczną układów MAX serii 5000 jest zgrupowanie makrokomórek w grupy zwane LAB, które z kolei łączone są z sobą poprzez programowalną matrycę połączeń PIA. Matryca ta realizuje połączenia dla sygnałów wejściowych oraz sygnałów z wyjść makrokomórek
Rys. 13. Architektura układów MAX serii 5000
Poszczególne układy rodziny MAX 5000 zawierają od 1 do 12 bloków LAB. Każdy z nich składa się z matrycy makrokomórek, bloku ekspanderów oraz lokalnej szyny połączeń. Makrokomórki składają się z programowalnej matrycy logicznej oraz z sekcji rejestru programowalnego, który może być ominięty przy realizacji funkcji kombinacyjnej. Działanie ekspanderów polega na możliwości uzyskania wyrażenia boolowskiego postaci , w rezultacie czego zwiększają one pojemność logiczną pojedynczej makrokomórki.
W tabeli 3 zaprezentowano podstawowe cechy układów MAX serii 5000.
|
EPM 5032 |
EPM 5064 |
EPM 5128 |
EPM 5192 |
Bramki dostępne |
1200 |
2500 |
5000 |
7500 |
Bramki użyteczne |
600 |
1250 |
2500 |
3750 |
LAB |
1 |
4 |
8 |
12 |
Elementy we/wy |
24 |
36 |
60 |
72 |
Ekspandery |
64 |
128 |
256 |
384 |
Makrokomórki |
32 |
64 |
128 |
192 |
fCNT (MHz) |
125 |
83,3 |
83,3 |
83,3 |
Tabela 3. Podstawowe parametry układów EPLD rodziny MAX 5000
40. Schemat blokowy i własności architektury FLEX 10K
Rodzina układów FLEX oznaczona symbolem 10K jako pierwsza posiada programowalną strukturę logiczną z wbudowaną programowalną logiką specjalnego przeznaczenia umożliwiającą implementacje pamięci ROM i RAM. Dzięki tzw. wbudowanej matrycy (embedded array) możliwa jest emulacja pamięci i specjalizowanych, wielowejściowych i wielowyjściowych funkcji logicznych. Matryca logiczna natomiast wykorzystana jest do tworzenia podstawowej logiki układu. Rysunek 15 przedstawia schemat blokowy architektury układu FLEX 10K.
Rys. 15. Schemat blokowy architektury FLEX 10K
Wbudowana matryca składa się z bloków wbudowanych matryc EAB (Embedded Array Block). Każdy z tych bloków może oddzielnie lub w połączeniu z innymi blokami zostać użyty w celu implementacji pamięci lub specjalizowanej funkcji logicznej. Bloki EAB emulują pamięć o pojemności 2KB i mogą tworzyć struktury pamięci RAM, ROM lub FIFO. W przypadku zastosowania bloków EAB do realizacji funkcji logicznych, dostępnych jest od 100 do 259 bramek umożliwiających budowę układów mnożących, układów arytmetycznych (ALU) i procesorów sygnałowych (DSP).
Matryce logiczne składają się z szeregu bloków matryc logicznych LAB, przy czym każdy blok LAB zawiera osiem komórek LE i związane z nimi połączenia lokalne.
Wyjścia poszczególnych matryc EAB i LAB połączone są poprzez szybkie magistrale wewnętrzne FastTrack Interconnect. Tablica 7 zawiera podstawowe cechy układów rodziny FLEX 10K
.
|
EPF 10K10 |
EPF 10K20 |
EPF 10K30 |
EPF 10K40 |
EPF 10K50 |
EPF 10K70 |
EPF 10K100 |
Bramki dostępne |
10 000 |
20 000 |
30 000 |
40 000 |
50 000 |
70 000 |
100 000 |
Bramki użyteczne |
700 do 31 000 |
15 000 do 63 000 |
22 000 do 69 000 |
29 000 do 93 000 |
36 000 do 116 000 |
46 000 do 118 000 |
62 000 do 158 000 |
Przerzutniki |
720 |
1344 |
1968 |
2576 |
3184 |
4096 |
5398 |
Pojemność pamięci RAM |
6 144 3 EAB |
12 288 6 EAB |
12 288 6 EAB |
16 384 8 EAB |
20 480 10 EAB |
20 480 10 EAB |
24 576 12 EAB |
Tabela 7. Podstawowe parametry układów FLEX 10K
wejście
sterowanie
we/wy
zegar
wejście
wejście
makrokomórka 16
makrokomórka 8
makrokomórka 15
makrokomórka 7
makrokomórka 14
makrokomórka 6
makrokomórka 13
makrokomórka 5
makrokomórka 12
makrokomórka 4
sterowanie
we/wy
makrokomórka 11
makrokomórka 3
makrokomórka 10
makrokomórka 2
makrokomórka 9
makrokomórka 1
zegar
wejście
globalna
szyna
połączeń
LAB A
PIA
Blok
we/wy
Matryca
makrokomórek
Od 4 do 16
elementów
we/wy
8 do 20
dedykowanych
wejść
16
24
Połączenia
wewnętrzne
:
:
:
Matryca
ekspanderów
Sygnały do innych bloków LAB
IOE
IOE
IOE
IOE
Input/Output Cell
Fast Track Interconnect
IOE
:
IOE
IOE
:
IOE
Embedded
Array
Block
IOE
:
IOE
Logic Element
Logic Array
IOE
:
IOE
}
LAB
IOE
IOE
IOE
IOE
IOE
IOE
IOE
IOE
Embedded
Array
Block