Technika cyfrowa i mikroprocesorowa

Temat: Badanie mikroprocesora Z80

Wydział Elektryczny

Elektrotechnika

Gr. 1

Semestr V

Sekcja 1

Łysik Krzysztof

Koszowski Dawid

Koziarz Jarosław

1. Cel ćwiczenia

Ćwiczenie ma na celu poznanie podstawowych działań realizowanych przez mikroprocesor Z80 podczas komunikacji z pamięcią oraz układami wejścia/wyjścia. Zakres ćwiczenia obejmuje wykonanie w sposób krokowy po jednym takcie zegarowym wybranych rozkazów pozwalających na wyodrębnienie poszczególnych cykli maszynowych mikroprocesora .

2. Przebieg ćwiczenia

Wykonać cykl pobrania rozkazu . Wyzerować mikroprocesor , a następnie na magistralę danych podać kod rozkazu NOP ( 00h ) . Narysować przebiegi czasowe na wyjściach mikroprocesora w trakcie realizacji tego rozkazu .

Sprawdzić reakcję mikroprocesora na sygnał WAIT podczas wykonywania sygnału NOP.

Sprawdzić cykl zwolnienia magistrali systemowej . Wyzerować mikroprocesor i przejść do wykonania rozkazu NOP . Stan na wejściu BUSRQ zmieniać w sposób przedstawiony poniżej .

Sprawdzić reakcję mikroprocesora na działanie sygnału HALT i NMI

3. Wnioski.

W przeprowadzonym ćwiczeniu mieliśmy możliwość zaobserwowania kolejnych cyklów pracy mikroprocesora Z80. Dzięki wyposażeniu stanowiska laboratoryjnego we wskaźniki stanów logicznych (wyświetlanie za pomocą diod) mogliśmy takt po takcie zobaczyć jak są wykonywane rozkazy w Z80.

Podczas resetowania μP. szyna danych oraz szyna adresowa znajdują się w stanie wysokiej impedancji . Wszystkie sygnały wyjściowe są nieaktywne . Po zdjęciu sygnału RESET μP. zostaje w takim stanie jeszcze przez dwa takty zegarowe . Następnie pobiera kod rozkazu oraz odświerza pamięć .

NOP. Zboczem narastającym ( 3 takt ) uaktywniany jest M1 , opadającym zaś RD i MREQ - co oznacza cykl pobrania rozkazu . Następnie wystawiane są sygnały RFSH i MREQ -cykl odświeżania pamięci . Na szynie adresowej wystawiany jest adres kolejnej komórki pamięci . Po zakończeniu tego cyklu cała sekwencja zostaje powtórzona .

Sygnał WAIT jest sprawdzany tylnym zboczem drugiego taktu zegarowego ( po pojawieniu się M1 ) . Jeżeli jest w tym momencie aktywny generowane są dodatkowe takty oczekiwania , kiedy to przetrzymywane są dane na szynie danych .

Sygnał BUSREQ sprawdzany jest po cyklu odświerzania . Jeżeli jest w tym momencie aktywny to μP. generuje sygnał BUSAK oraz zwalnia szyny adresową i danych ( HiZ ) .

HALT - (kod rozkazu 76h), powoduje to, ze nie są pobierane kody kolejnych rozkazów, natomiast jest wykonywany ciągle rozkaz NOP, w dodatku na HALT pojawia się stan niski. Aby uwolnić się od tego stanu należy wyzerować procesor lub podać sygnał NMI.

Cykl pobrania kodu rozkazu z pamięci trwa przez cztery takty zegarowe. W czasie tego cyklu następuje oprócz odczytu jednego bajta danych również odświeżenie pamięci dynamicznej.

---