Image517

Image517



Na rysunku 4.658 przedstawiono schemat ideowy translatora sygnałów, w którym czasy narastania i opadania sygnałów wejściowych mogą być znaczne. Stopień końcowy translatora może być zasilany napięciem dodatnim w dosyć szerokim przedziale napięć. Translator sygnałów, zbudowany w takim układzie może znaleźć praktyczne zastosowanie w większości najczęściej wymaganych sprzężeń z innymi elementami półprzewodnikowymi.

Translator z układem pośredniczącym Schmitta z wejściowymi sygnałami napięciowymi o ujemnej polaryzacji przedstawiono na rys. 4.659.

W przypadku, gdy układy TTL współpracują z innymi układami — np. DTZL, CMOS itp. wymagającymi innych poziomów napięć niż poziomy napięć układów TTL — należy również stosować translatory sygnałów.

Rys. 4.660. Układy wyjściowe służące do zmiany poziomów sygnałów

a) z odwracaniem fazy, b) bez odwracania fazy, c) ze zmianą polaryzacji



Na rysunku 4.660 przedstawiono przykłady układów translatorów, służących do zmiany poziomów napięć. Ponieważ stopień sterujący stanowi układ z otwartym obwodem kolektora (np. 07, 17), napięcie U może być znacznie wyższe niż wymagane do zasilania standardowych bramek TTL. Układy przedstawione



Rys. 4.661

Układy wyjściowe służące do zmiany poziomów sygnałów logicznych

na rys. 4.660a i rys. 4.660c wnoszą negację sygnału wejściowego, natomiast układ przedstawiony na rys. 4.660b nie wnosi negacji. Translatory poziomów napięć mogą być również sterowane z bramek, zasilanych napięciem +5 V (rys. 4.661).


Wyszukiwarka

Podobne podstrony:
Image100 Na rysunku 4.22 przedstawiono schemat ideowy bramki I-LUB-NIE realizującej funkcję: F= AB+C
Image141 Na rysunku 4.88 przedstawiono schemat ideowy pamięci szeregowej, zbudowanej z rejestrów prz
Image145 Na rysunku 4.95 przedstawiono schemat ideowy wykorzystania rejestru 198 jako licznika pierś
Image146 Wyjścia Na rysunku 4.98 przedstawiono schemat ideowy układu licznika Johnsona mod. 16 zbudo
Image257 Na rysunku 4.280 przedstawiono schemat ideowy układu, umożliwiającego realizację operacji X
Image274 Na rysunku 4.305 przedstawiono schemat ideowy kaskadowego połączenia trzech programowanych
Image566 Na rysunku 4.747 przedstawiono schemat logiczny układu sterującego polem odczytowym, składa
Image125 Na rysunku 4.68 przedstawiono schemat logiczny czterobitowego rejestru przesuwającego, zbud
Image215 Na rysunku 4.209 przedstawiono schemat logiczny 8-bitowego licznika synchronicznego, z doda
Image284 Przykłady rozwiązań dwójkowych sumatorów równoległych Na rysunku 4.324 przedstawiono schema
Image431 Na rysunku 4.515 podano schemat ideowy układu zbudowanego w oparciu o jeden przerzutnik mon
Image481 Na rysunku 4.602 przedstawiono schemat logiczny układu, stanowiącego rozwinięcie schematu i

więcej podobnych podstron