1tom195

7. ELEKTRONIKA

392

Nic omówiono układów modulacji i demodulacji, gdyż ich typowe rozwiązania sa stosowane głównie w telekomunikacji i nie stanowią zwykle obiektu zainteresowania inżyniera elektryka.

7.3.10. Przetworniki CjA i AjC

Przetwornik cyfrowo-analogowy CjA (DAC — ang. Digital to Analog Comerter) służy do przetwarzania sygnału cyfrowego (stosuje się różne kody binarne) na sygnał analogowy napięciowy lub prądowy [7.5; 7.10], Sygnał wyjściowy może być uni- lub bipolarny. Przetworniki CjA buduje się z przełączaniem napięć lub prądów. Na rysunku 7.80 przedstawiono schemat blokowy przetwornika CjA. Podstawowymi elementami są: sieć rezystorów precyzyjnych i układ przełączników. Istotą działania jest sumowanie prądów

Hf

Rys. 7.80. Przetwornik C/A: a) symbol graficzny # (L] — słowo cyfrowe); b) schemat blokowy: RG — rejestr buforowy, ZK — zestaw kluczy przełączających, SR sieć rezystorów' precyzyjnych. WO — wzmacniacz operacyjny sumujący

Rys. 7.81. Przetworniki CjA-. a) z rezystorami wagowymi; b) z siecią drabinkową rezystorów' o dw^róch wartościach: R, 2#

płynących przez sieć rezystorów. Na rysunku 7.8la przedstawiono schemat przetwornika n-bitowego z napięciowym źródłem zasilania i siecią rezystorów wagowych o wartościach 2\ przy czym k = 0. l,2,...,n— 1. Stan kluczy idealnych opisuje współczynnik binarny: a_l: = 1 gdy klucz K jest załączony na Unatomiast a_k = 0, gdy jest załączony na masę. Napięcie wyjściowe opisuje wzór

U_n — ~ U,_aN    (7.44)

przy czym: N = (a₀2'+a₁2~¹-t-a₂2~² + .... + a„2~"); 0 A' ^ 1

Wadą tego rozwiązania jest duża różnica wartości rezystorów skrajnych. Innyij) rozwiązaniem jest zastosowanie sieci drabinkowej rezystorów' o dwóch wartościach: P-(rys. 7.8 lb).

Napięcia wyjściowe są najczęściej o zakresach +5 V lub ± 10 V, prądy natomiast do ? _mA lub 4 mA. Rozdzielczość przetwornika (parametr statyczny) determinuje liczba bitów ijowa wejściowego (4—18 bitów); np. gdy n = 8, to rozdzielczość napięcia 5 V wynosi 5 '2^S = 5/254 = 0,0197 V. Parametrem dynamicznym jest albo czas ustalania do ±0,5 LSB /ód kilkudziesięciu ns do kilku pis), albo czas przełączania kluczy — np. 15 ps w przetworniku produkcji krajowej PIE-PIT typu 7450 R o zakresie 0+5 V.

Kluczami są tranzystory bipolarne lub unipolarne (układy CMOS). Przetworniki są budowane w technologii monolitycznej albo hybrydowej (rezystory warstwowe). Przetworniki z przełączaniem prądowym są szybsze od przetworników z wyjściem napięciowym. Szeroko omówiono różne odmiany przetworników CjA w publikacji [7.10], Przetwornik analogowo-cyfrowy AjC (ADC — ang. Analog to Digital Conoerter) służy do przetworzenia sygnału analogowego na cyfrowy w obranym kodzie. Istnieje duża różnorodność metod przetwarzania [7.10]:

1.    Metody bezpośrednie: metoda porównania bezpośredniego równoległego (tzw. „flash”) lub szeregowego i metody pochodne; metody kompensacyjne — wagowe, równomierne.

2.    Metody pośrednie: czasowe; częstotliwościowe.

Ze względu na szybkość przetwarzania (czas przetwarzania T_c jest jednym z dwu istotnych parametrów) najszybsza jest metoda „flash”. Drugim istotnym parametrem jest rozdzielczość, czyli liczba bitów (długość słowa cyfrowego): 4 + 8 bitów w przetwornikach „flash” (czas przetwarzania 10+15 ns); do 16 bitów w metodzie kompensacji wagowej (czas przetwarzania 0,5 + 50 ps); 12+14 bitów w metodzie czasowej z całkowaniem (najwolniejsza) (T_c = 10+160 ms). Omówiono zasady tych trzech najważniejszych metod i sposób ich realizacji. We wszystkich typach przetworników występuje układ próbkująco-pod-trzymujący.

Metoda bezpośrednia równoległa. Przetwornik składa się (rys. 7.82) ze źródła odniesienia, sieci rezystorów precyzyjnych (dzielnik napięć), zespołu komparatorów, kodera. Przetwornik s-bitowy wymaga n = 2^S— 1 komparatorów; liczba n zwiększa się wykładniczo z liczbą bitów s, stąd ograniczenie rozdzielczości. Przekroczenie progu napięciowego objawia się wystąpieniem napięcia w'ysokiego H na wyjściu komparatora, zamienianego na sygnały 0 i 1 na wyjściu kodera CD.

(be

(be* Przetwornik AfC: a) symbol graficzny; b) schemat ideowy przetwornika równoległego s-bitowego ■^średniego); c) tablica stanów komparatorów i wyjść enkodera: Ł/_ref = 5 V, s = 2, n = 3