CCF2012121510 (3)

Rys. 3.6. Procesor IBM Power5 (2003)

WEWNĘTRZNA BUDOWA PROCESORA X86

Często, przy okazji omawiania różnych zagadnień z zakresu informatyki można się spotkać z terminami dotyczącymi wewnętrznej budowy procesora (np. ALU, MMU, FPU). Wiemy już, że komputer może wykonywać operacje na liczbach rzeczywistych zapisanych w postaci binarnej (rozdz. 2), ale większość użytkowników komputerów nie kojarzy tego zagadnienia z jednostką FPU procesora. Dlatego warto znać budowę najważniejszego elementu systemu komputerowego - procesora.

Schemat budowy procesora przedstawia rys. 3.7. W pamięci RAM przechowywane są dane i rozkazy dla procesora oraz wyniki obliczeń. Za wymianę informacji między procesorem a RAM-em odpowiada blok komunikacyjny BU

-    ang. Bus Unit. Zarządzaniem ruchem na magistralach danych i adresów odpowiadają dodatkowe sygnały sterujące. Aby procesor wykonywał instrukcje płynnie, bez niepotrzebnych przerw (należy pamiętać, że wewnętrzna szybkość pracy procesora jest dużo wyższa niż szybkość magistral dostarczających dane), pobierane są większe ilości danych niż potrzebne w danym momencie i gromadzone w kolejce Prefetch. Każdy z oczekujących w kolejce pakietów danych zawiera informacje o operacjach do wykonania, którą odkodowuje dekoder IU - ang. Instruction Unit. Jest to możliwe dzięki stałemu słownikowi zawartemu w pamięci ROM. Znajdują się w nim sekwencje operacji, jakie musi wykonać procesor dla danego rozkazu z kolejki. Rozkodowane instrukcje przekazywane są do EU - ang. Execution Unit, czyli układu wykonawczego. Większość operacji wykonywana jest na liczbach całkowitych (stałoprzecinkowych) i kierowane do ALU - ang. Arithmetic-Logic Unit, sterowanym przez dodatkowy kontroler CU

-    ang. Control Unit. Operacje, które muszą być wykonane na liczbach rzeczywistych (zmiennoprzecinkowych) kierowane są do bloku FPU