54405

W każdym przypadku elementy zespołu są połączone zarówno przez linie poziome (wiersze), jak i pionowe (kolumny). Każda linia pozioma jest połączona z końcówkami „wybór" każdej komórki w wierszu; każda linia pionowa jest połączona z końcówkami „zapis/odczyt" każdej komórki. Linie adresowe dostarczają adres słowa, które ma być wybrane.

Ponieważ do tej pamięci DRAM są zapisywane (lub odczytywane) jednocześnie tylko 4 bity, wiele takich pamięci musi być połączonych ze sterownikiem pamięci w celu umożliwienia odczytu lub zapisu słowa i przekazania go do magistrali.

W pamięciach stosuje się połowę liczby linii adresu aby zmniejszyć liczbę doprowadzeń do układa Wymagane limę adresu przechodzą przez układy logiczne wyboru zewnętrzne w stosunku do mikroukładu, po czym są multipleksowane do połowy linii adresa Najpierw do mikroukładu doprowadza się połowę sygnałów adresowych określających adres wiersza w zespole, po czym połowa pozostałych sygnałów adresowych określa adres kolumny. Sygnałom tym towarzyszą sygnały: wyboru adresu wiersza (RAS) i wyboru adresu kolumny (CAS) umożliwiające sterowanie czasowe mikroukładu.

Niezależnie od tego, adresowanie multipleksowane w połączeniu z kwadratową organizacją zespołów komórek umożliwiało 4-krotne zwiększenie pojemności pamięci w każdej nowej generacji mikroukładów pamięciowych. Jedno dodatkowe doprowadzenie przeznaczone do adresowania podwaja liczbę wierszy i kolumn, przez co rozmiar mikroukładu pamięciowego wzrasta 4-krotnie.

Wszystkie pamięci DRAM wymagają operacji odświeżania. Prostym sposobem odświeżania jest uniemożliwienie używania mikroukładu DRAM w czasie, gdy wszystkie komórki danych są odświeżane. Licznik odświeżania przechodzi kolejno przez wszystkie wiersze. W przypadku każdego wiersza linie wyjściowe licznika odświeżania są łączone z dekoderem wiersza i wzbudzana jest linia RAS. Powoduje to odświeżenie każdej komórki w wierszu.

Układ scalony jest montowany w obudowie, która zawiera końcówki służące do łączenia ze światem zewnętrznym. Obudowa ma pamięci DRAM dla mikroukładu 16 Mbit MA 32 końcówki zorganizowane jako 4 M x 4. Ponieważ pamięć RAM może być aktualizowana, końcówki danych są końcówkami wejścia/wyjścia. Końcówki zezwolenia zapisu (YVE) i zezwolenia na wyprowadzanie (OE) wskazują na to, czy prowadzona jest operacja zapisu lub odczyta Ponieważ pamięć DRAM jest adresowana za pomocą wierszy i kolumn, a adres jest multipleksowany, tylko połowa końcówek adresu potrzeba do określenia 4 M kombinacji wiersz/kolumna. Jeśli mikroukład RAM zawiera tylko 1 bit na słowo, będzie potrzebny przynajmniej liczby mikroukładów równej liczbie bitów w słowie.

Podział pamięci RAM ze względu na budowę:

-    SRAM (static RAM)- pamięć statyczna, cechuje ją bardzo krótki czas dostępu do poszczególnej komórki i nieulotność. Wadą pamięci SRAM jest ich wysoka cena.

-    DRAM (dynamie RAM)- pamięć dynamiczna, jest wolniejsza niż pamięć SRAM, a w dodatku jest ulotna. Aby pamięć ta nie traciła danych trzeba ją odświeżać z częstotliwością co najmniej kilkuset Hz. Odświeżanie polega na zwykłym odczycie zawartości komórki.

-    SDRAM (synchro dynamie RAM)- pamięć dynamiczna, synclironiczna. Podobna do pamięci DRAM z tym, że dostęp do pamięci jest zsynchronizowany z zewnętrznym zegarem taktującym procesora.

-    DDR SDRAM (double data ratę RAM)- nowy rodzaj pamięci SDRAM cechujący się dwukrotnie większą szybkością działania niż tradycyjne moduły. Pamięć typu DDR RAM wykonuje dwa cykle pracy w ciągu jednego impulsu zegara.