3784493473

czasy synchronizacji oraz częstotliwość z jaką następuje wypełnienie ekranu. Dla rozdzielczości 640X480 i odświeżania 60Hz wynosi ona 25Mhz. Wyświetlanie poszczególnych pikseli obrazu (w poziomie) poprzedzone jest sygnałem synchronizacji. W chwili wyświetlenia ostatniego punktu w danej linii następuje ponowny impuls synchronizacyjny po czym następuje przejście do kolejnej linii. Zasady synchronizacji pionowej odbywają się na identycznych zasadach a szczegółowe wymagania określone są w standardzie VGA jak również dostępne są w nocie katalogowej płyty ewaluacyjnej [3],

HS

"front porch"

Horizontal sync signal sets retrace freguency

"back porch"

Rys. 3. Czasy synchronizacji.

2.2. Kontroler klawiatury i generator tekstu.

W celu komunikacji użytkownika z systemem wykorzystano złącze PS/2 dostępne również w module ewaluacyjnym. Klawiatura za pomocą której użytkownik wprowadza znaki do wyświetlenia na ekranie generuje sygnał o częstotliwości 36 kHz. W chwili wystąpienia zbocza opadającego poprzez linie danych wysyłany jest kod wciśniętego klawisza. Struktura ramki danych została przedstawiona w tabeli 1.

Tabela 1. Struktura ramki danych wysyłanych przez klawiaturę.

Bit	Bit	LSB							MSB	Bit
startu 0	parzyst.	K[0]	K[l]	K[2]	K[3]	K[4]	K[5]	K[6]	K[7]	Stopu 1

Otrzymane dane zostają przetworzone przez kontroler klawiatury, który umieszcza w kolejnych komórkach pamięci RAM kody klawiszy do wyświetlenia.

Zasada działania kontrolera klawiatury:

•    Oczekiwanie na zbocze opadające sygnału klawiatury.

•    Odczytanie ramki danych.

•    Odrzucenie bitów startu i stopu oraz kontrola parzystości.

•    Konwersja pozostałych danych w celu uzyskania kodu klawisza.

•    Zapisanie kodu klawisza w komórce pamięci RAM.

Z powodu współbieżnego działania wielu elementów systemu wynikającego z architektury układów FPGA zapewniona została możliwość jednoczesnego

14