ASK – laboratorium

12-13 D_KB

Plan ćwiczeń laboratoryjnych

1.

Wprowadzenie, Omówienie tematów ćwiczeń, System dwójkowy, notacja szesnastkowa,

2.

Procesor 8080 architektura, programowanie [2] str. 156-159, 174-195

3.

Programowanie w języku maszynowym 8080 [2] str. 156-159, 174-195

4.

Architektura i programowanie procesora 8086 [3], [4], [10]

5.

Programowanie procesora 8086 z wykorzystaniem funkcji systemowych [3], [4], [6], [10]

6.

Przerwania [3] str. 190-194, [4] str.89-99, [1] rozdział „System obsługi przerwań

sprzętowych”. Literatura uzupełniająca [7]

7.

Kolokwium 1

8.

Magistrala procesora [8], [1] Kontroler urządzenia we-wy.

9.

Przesyłanie równoległe [1] rozdział „Łącze równoległe”, [8]

10.

Arytmetyka stało i zmiennoprzecinkowa [5] str. 321-359

11.

Organizacja logiczna pamięci dyskowej [6] Rozdział „Pliki w systemie DOS”

Uwaga: potrzebna dyskietka 3,5”

12.

Obsługa wejścia-wyjścia [obowiązuje literatura do ćw. 9 i 10]

13.

Kolokwium 2

14.

Badanie wydajności komputera [11] rozdział „ Analiza i pomiar wydajności”, [12]

15.

Zaliczenie

Literatura

1.

P.Metzger, „Anatomia PC” Wyd. Helion, dowolne wydanie

2.

A. Niederliński, „Mikroprocesory, mikrokomputery, mikrosystemy”, WSiP, 1987

3.

E. Wróbel, „Asembler – praktyczny kurs”, Helion, 2004

4.

G. Michałek, „Asembler nie tylko dla orłów”, Intersoftland 1997

5.

W. Stallings, „Organizacja i architektura systemu komputerowego”, WNT 2004

6.

Bułhak L., Goczyński R., Tuszyński M.: DOS od środka. Help, Warszawa, 1992.

7.

A. Dybkowski „Mini kurs pisania programów TSR w asemblerze,

http://dybkowski.net/kurs1.html

8.

K.Bucholc, Podstawy przesyłania równoległego, (dostępne w pliku PDF)

9.

James R. Larus ,Assemblers, Linkers, and the SPIM Simulator, (dostępne w pliku PDF),

http://pages.cs.wisc.edu/~larus/HP_AppA.pdf

10.

Jegerlehner R., Assembler 80186 and Higher Code Table, ww w.jegerlehner.ch/intel/, (dostępne w pliku PDF)

11.

L.Null, J.Lobur, Struktura organizacyjna i architektura systemów komputerowych, Helion, 2004

12.

J.Hennessy, D. Patterson, „Computer Architecture A Quantitative Approach”, 3rd edition, Morgan Kaufmann

Publishers, 2002 Rozdział 1 do pobrania w formacie pdf ze strony: http://www.elsevier-international.com/e-

books/viewbook.cfm?ID=318