Zagadnienie nr 13.
Rodzaje mikroprocesorów (opis
najbardziej charakterystycznych)
Budowa typowego mikroprocesora
Mikroprocesor jest to arytmetyczno-logiczna jednostka centralna
komputera. Termin mikroprocesor został użyty po raz pierwszy w
1972 r., jednakże "era" mikroprocesorów rozpoczęła się w 1971 r.
wraz z wprowadzeniem przez firmę Intel układu 4004
-mikroprogramowalnego komputera jednoukładowego.
Mikroprocesor nie jest jednostką zdolną do samodzielnej pracy, lecz
wymaga połączenia z innymi układami systemu komputerowego,
takimi jak pamięć oraz układy wejścia/wyjścia. Układy te są
połączone szynami: adresową, danych i sterującą. Procesor realizuje
operacje arytmetyczno - logiczne i koordynuje pracę całego
systemu. Pamięć przechowuje program w postaci ciągu instrukcji
oraz dane niezbędne do realizacji wykonywanego programu i wyniki
końcowe. Układy We/Wy pośredniczą w przekazywaniu informacji
pomiędzy procesorem, pamięcią a urządzeniami zewnętrznymi lub
innymi obiektami będącymi źródłem lub odbiorcą informacji
przetwarzanych w systemie. W standardowym procesorze możemy
wyróżnić trzy bloki połączone systemem szyn wewnętrznych.
Rodzaje mikroprocesorów
Architektura:
- RISC,
- CISC,
Liczba bitów przetwarzana w jednym takcie:
- 8-bitowe,
- 16-bitowe,
- 32-bitowe,
- 64-bitowe,
RISC(Reduced Instruction Set
Computer)
Podstawowe cechy technologii RISC:
- prosta struktura wewnętrzna – mniejsza
liczba tranzystorów – tańsza produkcja,
- sterowanie przepływem rozkazów
realizowane sprzętowo (eliminacja
mikroprogramowania),
- jednolity format rozkazów – zwykle stała
długość kodu,
- szybsze działanie – ideałem jest
wykonywanie każdej instrukcji w jednym cyklu
procesora – zmniejszenie liczby taktów zegarowych
tworzących cykl maszynowy (przetwarzanie
potokowe),
- większe możliwości wyboru przestrzeni
roboczej mikroprocesora.
RISC(Reduced Instruction Set
Computer)
- łatwiej opracować, wytworzyć i
testować:
- nowy mikroprocesor,
- system operacyjny i
programy użytkowe,
- kompilator wysokiego
poziomu
- wykonanie operacji równoważnej
wymaga większej ilości rozkazów w
procesorze RISC niż w procesorze CISC,
- dzięki prostszej strukturze wewnętrznej i
mniejszym wymiarom (mniej wydzielanego
ciepła) procesory RISC pracują szybciej.
CISC (Complex Instruction Set
Computer)
Procesor o złożonej liście rozkazów, mikroprogramowany.
Podstawowe cechy technologii CISC:
-
sterowanie przepływem rozkazu realizowane
programowo, łatwa realizacja sterowania wykonywania
złożonych rozkazów wymagających różnych okresów czasu.
- wzrost liczby taktów zegarowych przy złożoności
instrukcji.
- trudność z racjonalnym wykorzystaniem zasobów
procesora, przy prostych, elementarnych operacjach
wykorzystanie niewielkiej części zasobów procesora.
- systematyka działania systemów operacyjnych i
programów użytkowych wskazuje na częste wykonywanie
operacji prostych i rzadkie złożonych.
Na początku były mikroprocesory 8-bitowe. Prekursorem
tego rodzaju procesorów był mikroprocesor 8080 firmy Intel.
Architektura 8080 była prosta.
Następcami mikroprocesorów 8-bitowych były 16-
bitowe.
Procesor 8086 został zaprezentowany przez firmę INTEL już w
1976 r. Był pierwszym procesorem 16- bitowym o wielkiej na
ówczesne czasy przestrzeni adresowej 1MB. W porównaniu z
mikroprocesorami 8-bitowymi cechuje go znacznie większa
moc przetwarzania. Częstotliwość zegara taktującego 5[MHz]
(standardowo) lub w wersjach specjalnych 8, 10 i 12[MHz].
Istotna cecha architektury 8086 jest duże podobieństwo do 8-
bitowego mikroprocesora 8080.
PROCESORY 80386 I 80386SX.
Procesor 80386 jest procesorem 32-bitowym
przeznaczonym do pracy w systemach wielozadaniowych.
Były rewolucją na rynku mikrokomputerów ze względu na
swoje wielkie możliwości. Swoją premierę miał w 1985 r. a
po raz pierwszy systemem komercyjnym w którym go
zainstalowano, był komputer COMPAQ Deskpro
386.Procesor 80386 może wykonywać ten sam zestaw
instrukcji co procesor 80286. Może być programowo
przełączony w tryb pracy chronionej, jak i z pracy chronionej
w tryb rzeczywisty. Jest to o tyle istotne, że 80286 przy
przejściu z pracy chronionej w tryb rzeczywisty wymagał
resetowania systemu. Procesor 386 może zaadresować 4GB
pamięci fizycznej. Procesor 80386SX jest zmodyfikowaną
wersją procesora 80386 mającą zmniejszoną szynę danych
do 16-bitów i szynę adresową do 24-bitów. Jest więc wersją
zapewniającą możliwości procesora 386, w tym tryb
wirtualnej rzeczywistej, ale za cenę 286. Ze względu na
wielkość magistrali adresowej może adresować 16MB
pamięci fizycznej.
Samo przejście na architekturę 64-bit nie powoduje automatycznego wzrostu
prędkości wykonywania aplikacji 32-bit. Co gorsze, jest duża szansa, że
zaobserwujemy efekt odwrotny, co wiąże się z pewną specyfiką języków wysokiego
poziomu, np. C, gdzie rozmiar instrukcji nie jest ściśle zdefiniowany i zależy od
rozmiaru wartości całkowitej (int), jakiejś danej oraz konkretnej implementacji.
Jeżeli w wyniku tego rozmiar wszystkich przeprowadzanych operacji zostanie
określony na 64-bit, to zajmą one więcej pamięci, w tym również cache. W
rezultacie aplikacja będzie wykonywała się dłużej. Problem rozwiązano definiując w
procesorze rozmiar danych aplikacji 32-bit na 32-bit!
Pierwszą korzyścią jest możliwość działania na o wiele większych liczbach. W
praktyce dotyczy to głównie kilku specjalizowanych aplikacji, stosowanych do
obliczeń naukowych (np. Maple). Drugą dziedziną, gdzie doskonale sprawdza się
architektura 64-bit jest kryptografia. Architektura 64-bit pozwala zapomnieć o
limicie 4 Gb pamięci RAM! W praktyce przestrzeń adresowa A64 określana jest
jedynie 48 bitami, ale i tak wynosi to 256 Tb. Serwer z możliwością obsługi jedynie
4 Gb RAM-u po prostu się "udusi”. Stosując różne triki oraz rejestry wewnętrzne o
większych niż 32-bit rozmiarach obecne procesory 32-bit są w stanie adresować do
16 TB pamięci. Tymczasem "prawdziwa" architektura 64-bit robi to o wiele szybciej
i zupełnie naturalnie, w ramach przypisanych sobie możliwości technicznych.
Wszystkie współczesne procesory maja
podobna architekturę oparta na
superskalarnym jądrze RISC (architektura
procesora o uproszczonej liście rozkazów).
Jeszcze kilka lat temu procesory zaliczano do
rodziny CISC (architektura procesora
wykorzystująca złożoną listę rozkazów).
Dzisiaj, dzięki zastosowaniu w nich techniki
przekodowywania rozkazów, uzyskano
ogromne zwiększenie wydajności procesora, a
RISC-owa konstrukcja umożliwia stosowanie
wysokich częstotliwości zegara.
Budowa przykładowego
mikroprocesora (AMD-K6)
Mikroarchitektura RISC86 procesora AMD-K6 MMX Enhanced oparta jest na projekcie
superskalarnym z odsprzężonym dekodowaniem i wykonywaniem instrukcji, który
umożliwia wysokie osiągi procesora tej klasy przy pełnej zgodności z
oprogramowaniem typu x86. Projekt zawiera liczne innowacyjne technologie, jak
przykładowo dekodowanie wielokrotne rozkazów x86, wewnętrzne operacje RISC
wykonywane w jednym cyklu zegara, nieuporządkowane przetwarzanie, dalsze
przekazywanie danych, spekulacyjne wykonywanie operacji i przemianowywanie
rejestrów. Ponadto procesor AMD-K6 operuje na równoległych układach dekodujących
i zawiera centralny program szeregujący operacje RISC86 (scheduler) oraz siedem
jednostek wykonawczych, umożliwiających superskalarne przetwarzanie rozkazów
typu x86. Te elementy zawarte są w szybkiej, sześciostopniowej jednostce
przetwarzania potokowego (six-stage pipeline). Mikroarchitektura RISC86 firmy AMD
przetwarza wewnętrznie zbiór rozkazów x86 na operacje RISC86. Argumenty operacji
o stałej długości, ujednolicone bloki rozkazów i obszerny zestaw rejestrów gwarantują
osiągniecie pełnej mocy RISC bez konieczności rezygnowania z kompatybilności z
systemem x86. Mikroarchitektura RISC86 umożliwia budowę szybkiego rdzenia
procesora i ułatwia bezpośrednie rozszerzenia z myślą o przyszłych projektach.
Zamiast bezpośredniego, kompleksowego przetwarzania rozkazów x86 o stałych
długościach od 1 do 15 bajtów, procesor AMD-K6 wykonuje proste operacje RISC86 o
stałej długości, nie naruszając przy tym optymalnych ustawień w programach
bazujących na systemie x86. Układ logiczny prognozowania skoków procesora AMD-
K6 pracuje w oparciu o tabelę z histogramem skoków, zawierającą 8.192 wpisy, oraz
docelowy bufor skokowy i stos z adresami skoków powrotnych. Zapewniają one
ponad 95 % celność prognozowania.