Wykonanie: Krakowian Konrad 140059 Rakowski Bartosz 140116

mgr inż. A. Sterna Poniedziałek, godz. 15.15 13.03.2006r.

Sprawozdanie nr 3

UKŁADY SEKWENCYJNE

1. Cel ćwiczenia

Celem ćwiczenia jest zapoznanie się z podstawowymi elementami sekwencyjnych układów logicznych (przerzutnikami) oraz metodami syntezy złożonych układów sekwencyjnych (rejestry, układy liczników, sumatory szeregowe)

2. Program ćwiczenia:

1. Zaprojektować licznik synchroniczny zliczający w kolejności 0,1,3,5,7,9,11,13,15,14,12,10,8,6,4,2,0,1…

Tabela wzbudzeń przerzutnika J-K

Q	Q^+	J	K
0	0	0	-
0	1	1	-
1	0	-	1
1	1	-	0

Tabela stanów licznika:

l.dz.	DCBA	D'C'B'A'
0	0000	0001
1	0001	0011
3	0011	0101
5	0101	0111
7	0111	1001
9	1001	1011
11	1011	1101
13	1101	1111
15	1111	1110
14	1110	1100
12	1100	1010
10	1010	1000
8	1000	0110
6	0110	0100
4	0100	0010
2	0010	0000

Określenie i minimalizacja funkcji logicznych:

	BA
DC		00	01	11	10
	00	-	-	-	-
	01	-	-	-	-
	11	0	0	0	0
	10	1	0	0	0

	BA
DC		00	01	11	10
	00	0	0	0	0
	01	0	0	1	0
	11	-	-	-	-
	10	-	-	-	-

J_A = ABC K_A = A'B'C'

	BA
DC		00	01	11	10
	00	-	-	-	-
	01	1	0	1	0
	11	1	0	0	0
	10	-	-	-	-

	BA
DC		00	01	11	10
	00	0	0	1	0
	01	-	-	-	-
	11	-	-	-	-
	10	1	0	1	0

J_B = DB'A' + BA K_B = D'BA + B'A'

	BA
DC		00	01	11	10
	00	-	-	1	1
	01	-	-	1	1
	11	-	-	0	1
	10	-	-	1	1

	BA
DC		00	01	11	10
	00	0	1	-	-
	01	1	1	-	-
	11	1	1	-	-
	10	1	1	-	-

J_C = B'A + CB' + DB' K_C = BA' + C'B + D'B

	BA
DC		00	01	11	10
	00	-	0	0	-
	01	-	0	0	-
	11	-	0	1	-
	10	-	0	0	-

	BA
DC		00	01	11	10
	00	1	-	-	0
	01	0	-	-	0
	11	0	-	-	0
	10	0	-	-	0

J_D = D'C'B' K_D = DCB

Układ logiczny :

Układ logiczny NAND :

2. Zaprojektować licznik asynchroniczny 3 bitowy mod 3/5/7:

	Mod3	Mod5	Mod7
Cyfra dziesiętna	Kod binarny	Kod binarny	Kod binarny
0	0 0 0	0 0 0	0 0 0
1	0 0 1	0 0 1	0 0 1
2	0 1 0	0 1 0	0 1 0
3	0 1 1	0 1 1	0 1 1
4	Ø	1 0 0	1 0 0
5	Ø	1 0 1	1 0 1
6	Ø	Ø	1 1 0
7	Ø	Ø	1 1 1

Określenie i minimalizacja funkcji logicznych:

a. dla mod 3 b. dla mod 5

	BA
C		00	01	11	10
	0	0	0	1	0
	1	Ø	Ø	Ø	Ø
	BA
C		00	01	11	10
	0	0	0	0	0
	1	0	1	Ø	Ø

F = C'BA F = CB'A

c. dla mod 7

	BA	0	1	3	2
C		00	01	11	10
0	0	0	0	0	0
4	1	0	0	1	0

F = CBA

Układ logiczny:

Układ logiczny NAND:

Licznik mod 3/5/7 można również wykonać jako licznik mod N

Układ logiczny:

3. Uwagi i wnioski:

Licznik synchroniczny zliczający „co dwa” w rzeczywistości okazał się dosyć skomplikowany do zrealizowania. W załączonych tabelach widać sposób projektowania tego układu. Do przerzutników można podłączyć sygnał RESET, dzięki temu istnieje możliwość powrócenia do stanu początkowego bez konieczności przechodzenia przez cały cykl licznika

Licznik mod 3/5/7 zrealizowaliśmy właściwie z trzech liczników tj. mod3 mod5 i mod7. Jak widać na schemacie tego licznika do wejść bramek „resetujących” (AND - czterowejściowe ) dołączone są wejścia wyboru licznika. Pozwala to na wybranie bramki odpowiedzialnej za resetowanie przerzutników co jest jednoznaczne z wyborem licznika (tj. mod3, mod5 albo mod7). Naszym zdaniem takie rozwiązanie tego zadania jest na pewno przejrzyste (od razu widać jakie elementy za co dopowiadają w układzie) i proste. Drugim sposobem (bardziej uniwersalnym) było zrealizowanie tego licznika jako układu licznika mod N. Jeżeli spojrzeć na obydwa układy to jak widać mod N wcale nie jest bardziej skomplikowany.

Dodatkową modyfikacją obu liczników jest podłączenie wyjść do układu scalonego UCY7447. Jest to układ zmieniający kod BCD na kod wyświetlacza siedmiosegmentowego. Dzięki niemu istnieje możliwość obserwacji zmieniających się cyfr. Z racji tego iż zamienia on kod BCD na kod wyświetlacza siedmiosegmentowego jednopozycyjnego, liczby powyżej 9 są wyświetlane następująco:

10 11 12 13 14 15

1

---