Laboratorium Podstaw Elektroniki i Miernictwa
Badanie przerzutników bistabilnych
Rok: Kierunek:	data wykonania ćwiczenia:	data oddania sprawozdania:	Wykonał:

Cel ćwiczenia:

Zbadanie charakterystyk i operacji różnych typów przerzutników bistabilnych

Teoria

Przerzutnik bistabilny (flip-flop - FF) lub przerzutnik binarny jest obwodem z dwoma (i tylko dwoma) stanami stabilnymi. Pozostaje on w jednym stabilnym stanie dopóki sygnał impulsowy nie zmieni tego stanu na drugi stan stabilny, a pozostanie on w tym stanie nawet po ustaniu sygnału impulsowego. W podobnym rozumieniu drugi sygnał może zmienić stan układu z drugiego ustalonego na pierwszy. Standardowy symbol przerzutnika bistabilnego jest przedstawiony na Rys.1. W ogólno przyjętej nomenklaturze wyjścia przerzutnika określamy jako Q i
z poziomami „1” i „0” odpowiednio. Przerzutnik jest definiowany poprzez dwa stany A i B na wyjściach.

Stan Q A 0 1 B 1 0

Rys. 1 Przerzutnik bistabilny

W układach przerzutników bistabilnych występują zwykle dwa tranzystory, sprzężone dc w taki sposób, że w czasie gdy jeden z nich jest w stanie przewodzenia, to drugi jest w stanie zatkania.. Obwód zewnętrzny jak i też składniki „nieprzewodzącej' strony są rozmieszczone w taki sposób, aby jeden tranzystor był w stanie przewodzenia (najczęściej w stanie nasycenia), natomiast obwód zewnętrzny jak i też składniki „przewodzącej' strony są tak rozmieszczone, aby drugi tranzystor był w stanie odcięcia. Ponieważ obwody dla każdego tranzystora są identyczne, symetryczne rozmieszczenie każdego z tranzystorów powoduje to że są one w stanie włączenia i wyłączenia w układzie bistabilnym. Zewnętrzny sygnał dołączony do obwodu umożliwia przełączenie układu z jednego stanu do drugiego. W przypadku układów scalonych miejsce tranzystorów zajmują odpowiednie bramki tworzące układy przerzutników bistabilnych.

Przerzutnik R-S lub set-reset jest przerzutnikiem bistabilnym z wejściami SET i RESET Na wejściach R S nie może zaistnieć jednocześnie stan wysoki (podana „1” logiczna), gdyż wtedy przerzutnik taki jest w stanie niedozwolonym. Termin CLEAR jest często używany jako RESET. Kiedy przerzutnik jest wykonany z bramek NAND lub NOR to taki przerzutnik często nazywany jest jako zatrzaskowy. Rys.2 przedstawia schemat logiczny przerzutnika R-S.

Rys. 2 Schemat logiczny przerzutnika R-S

Bramkowany przerzutnik R-S jest identyczny logicznie do przerzutnika R-S w odniesieniu Tabeli Prawdy (truth table). Aby przesłać informację do brakowanego przerzutnika R-S, na jego wejście , konieczny jest impuls zezwalający na wejście bramkujące. Terminy CLOCKED, STROBE, SYNCHRONOUS są często używane zamiast terminu GATED (bramkowany). Rys. 1 również przedstawia bramkowany przerzutnik R-S.

Przerzutnik D lub Data FF (przerzutnik danych) posiada wejście danych (D) i wejście zegarowe (clock). Rys. 3 przedstawia schemat logiczny przerzutnika typu D.

Rys. 4 Przerzutnik D

Przerzutnik Master-Slave zawiera dwie dc-sprzężone bramkowane przerzutniki. Informacja przenoszona jest do wejścia Master podczas jednego stanu impulsu zegarowego, i przenoszona z układu Master do układu Slave dla przeciwnego stanu impulsu zegarowego. Taka konfiguracja oddziela wejście od wyjścia i minimalizuje problemy przesyłu informacji.

Rys. 5 Przerzutnik Master-Slave

Informacja wprowadzana do wejścia Master następuje wtedy, kiedy wartość sygnału zegarowego wynosi „1” i informacja nie może przejść na wejście układu Slave. Kiedy wartość sygnału zegarowego wynosi „0” żadna informacja nie przechodzi do wejścia Master, ale wejście zegarowe na wejściu Slave ma wartość „1” i wówczas informacja z układu Master może być przeniesiona do układu Slave.

Przerzutnik typu T lub przerzutnik dźwigniowy zmienia stan po przejściu sygnału zegarowego lub sygnału zatrzaskowego (trigger) i spełnia Tabele Prawdy. Rys. 6 a.

a) przed impulsem zegarowym, po impulsie zegarowym, Q Q 1 0 0 1 0 1 1 0

b) Q

Rys 6. Stany przerzutnika typu T

Notacja na Rys. 6b oznacza, że przed impulsem zatrzaskowym (trigger) w czasie
przerzutnik bistabilny jest w stanie definiowanym poprzez wyjście Q, a po zastosowaniu dodatkowego impulsu zatrzaskowego (trigger) w czasie
przerzutnik jest zablokowany i jest w stanie
. Przerzutnik typu T jest często wykonywany poprzez połączenie krzyżowe wejść z wyjściami przerzutnika Master=Slave, to znaczy przez połączenie S z
i R z Q.

Rys. 7 Przerzutnik typu T

Przerzutnik J-K jest kombinacją przerzutników R-S i T. Posiada on dwa wejścia J i K, będące odpowiednikami wejść R i S. Jednakże w przerzutniku R-S podanie stanów wysokich na wejścia było niedozwolone, to w przypadku wejść J i K podanie stanów wysokich tworzy przerzutnik zatrzaskowy. Tablica prawdy dla takiego przerzutnika jest przedstawiona na
Rys. 8.

J	K	Q
0	0
1	0	1
0	1	0
1	1

Rys. 8 Stany przerzutnika J-K

Przerzutnik R-S

Rozpatrzmy schemat układu przedstawiony na Rys 9.

Rys. 9 Przerzutnik R-S (NAND)

Zdefiniujmy warunki ustawienia (set) jako Q = 1 ,
= 0; warunki zerowania (reset) jako Q = 0 ,
= 1. Zakładamy, że przerzutnik jest w warunku (stanie) ustawienia i na wejściach S i R =1. W tym przypadku a = 1, b = 0, d = 1 i e = 0. Wyjścia c = 1, f = 0. Jest to stan stabilny przerzutnika i nic nie zmienia (odnośnie stanu poprzedniego). Jeśli S = 0 , R = 1, to a = b = 0, c = 1, wejścia d = e = 1, a wyjście f = 0.. Takie ustawienie nie powoduje zmiany stanu układu. Kiedy S = 0 i R = 1 , to takie ustawienie jest ustawieniem wejściowym umożliwiającym ustawienie (set) przerzutnika. Jeśli S = 1, R = 0, to wejście e = 0 a wyjście f zmienia się na 1, a i b = 1, c = 0. Ponieważ przy ustawieniu S = 1 i R = 0 wyjścia Q = 0 ,
= 1 , to takie ustawienie resetuje przerzutnik. Jeśli zarówno S = 0 i R = 0 to stan na wyjściach Q = 1 ,
= 1 i taki stan nie jest dozwolony. Tabela Prawdy podana jest na Rys. 10.

S	R	Q
1	1	Bez zmian
0	1	1	0
1	0	0	1
0	0	Stan zabroniony

Rys. 10 Tabela Prawdy dla przerzutnika R-S

W przypadku zastosowania w układzie przedstawionym na Rys. 9 bramek typu NOR, przerzutnik bistabilny ma stan niedozwolony w przypadku, gdy: S = 1 i R = 1, dla S = 0 i R = 0 przerzutnik nie zmienia stanu.

Przerzutnik synchroniczny

Na Rys 11. bramki 3 i 4 tworzą prosty przerzutnik zatrzaskowy wyzwalany poziomem (latch).

Rys. 11 Przerzutnik synchroniczny R-S (NAND)

Od zwykłego przerzutnika RS różni się tym, że nie zmienia stanu swoich wyjść od razu po zmianie sygnałów sterujących S i R. Czasami może okazać się pożądane, aby taka zmiana następowała synchronicznie z sygnałem zegarowym. Dzięki temu możemy zlikwidować zakłócenia i hazardy oraz synchronizować poszczególne elementy układu logicznego. Jeśli na wejściu zegarowym jest stan nieaktywny to przerzutnik nie reaguje na zmiany sygnałów na pozostałych wejściach. Jeśli natomiast na wejściu zegarowym jest stan aktywny przerzutnik zmienia się zgodnie z tablicą (dla przerzutnika typu RS).Tabela Prawdy dla tego przerzutnika jest przedstawiona na Rys. 12.

zegar	S	R	Q
1	1	0	1	0
1	0	1	0	1
0	0	1	brak zmian ostatnich zachowanych informacji
0	1	0

Rys. 12 Tabela prawdy dla przerzutnika synchronicznego R-S

Przerzutnik typu D (Data)

Przerzutnik typu D, przedstawiony na Rys.13 jest modyfikacją przerzutnika synchronicznego i jest jednym z podstawowych rodzajów przerzutników synchronicznych, nazywany układem opóźniającym. Bramka NOT zapewnia brak jednoczesnych „1” na wejściach informacyjnych bramek 1 i 2. Tylko po impulsie zegarowym ma miejsce zachowanie informacji podanej na wejściach układu.

Rys. 13 Przerzutnik typu D

Przerzutnik synchroniczny Master-Slave

Przerzutnik Master-Slave (Rys.14) składa się z dwóch przerzutników synchronicznych. Kiedy impuls zegarowy ma wartość 1, bramki V i W są dostępne i informacja z wejść S i R jest przenoszona do wyjścia układu Master, natomiast wejście zegarowe do bramek X i Y ma wartość 0 (bramka NOT) i informacja z wyjść układu Master nie może być podana na układ Slave. Kiedy impuls zegarowy ma wartość 0, wejście zegarowe do bramek X i Y ma wartość 1 i wtedy informacja z wyjść układu Master może być podana na wejścia układu Slave.

Rys. 14 Synchroniczny przerzutnik Master-Slave (NAND)

Tabela prawdy dla tego przerzutnika została przedstawiona na Rys. 15.

S	R	Q
1	0	1	0
0	1	0	1

Rys. 15 Tabela Prawdy dla przerzutnika Master-Slave

Przerzutnik J-K

Przerzutnik J-K (Rys.16) jest modyfikacją przerzutnika typu T.

Rys.16. Przerzutnik J-K (NAND)

Bramki wejściowe V i W są trójwejściowe. Dodatkowe wejścia są nazywane wejściami J-K.

Jeśli J i K mają wartość logiczną 1, wtedy przerzutnik pracuje jako przerzutnik typu T. Rozważmy przypadek, gdy: J=1 i K=0. Jeśli
=1 i Q = 0, a impuls zegarowy zmienia wartość na „1”, wtedy na wejście bramki W są podawane trzy „1”. Wartość na wyjściu bramki W wynosi 0 natomiast na bramce V wynosi 1. W tym przypadku na wyjściu układu w punkcie a =1 a w punkcie b=0. Kiedy impuls zegarowy zmienia swą wartość na 0, wtedy informacja z punktu a i b jest przenoszona do układu Slave powodując że na wyjściu Q jest 1 a na wyjściu
jest 0. Tabela Prawdy dla przerzutnika jest przedstawiona na Rys. 17.

(przed impulsem zegarowym)		(po impulsie zegarowym)
J	K
1	0	1	O
0	1	0	1
1	1
0	0

Rys. 17. Tabela prawdy przerzutnika J-K (NAND)

Wyposażenie stanowiska ćwiczeniowego

• oscyloskop (sprzężenie dc)

• zasilacz prądu stałego +5 V 50 mA

• układy 7400 (NAND), 7402 (NOR), 7472 (Bramkowany AND przerzutnik J-K)

• generator impulsowy

Przebieg ćwiczenia

Wszystkie układy wykorzystane w ćwiczeniu mają zasilanie Vcc = +5 V na pinach 14, a masę układu o na pinach 7. W każdym etapie ćwiczenia dokonywać odczytów napięcia za pomocą oscyloskopu (1 V/div, sprzężenie dc) we wskazanych miejscach (Tabele).

1. Przerzutnik R-S (NAND)

Połączyć układ według Rys.18. Dokonać pomiaru napięcia we wskazanych miejscach (Tabela 1.)

Rys. 18 Przerzutnik R-S (NAND)

Tabela 1. Przerzutnik R-S (NAND)

	S	R
1	+ 5 V	0 V
2	+ 5 V	+ 5 V
3	0 V	+ 5 V
4	+ 5 V	+ 5 V
5	0 V	0 V
6A	+ 5 V	+ 5 V
7	0 V	0 V
8B	+ 5 V	+ 5 V

A - przełączyć S i R do napięcia zasilania +5 V prawie jednocześnie, z tym zastrzeżeniem, że przełączenie S ma nastąpić wcześniej

B - przełączyć S i R do napięcia zasilania +5 V prawie jednocześnie, z tym zastrzeżeniem, że przełączenie R ma nastąpić wcześniej

2. Synchroniczny przerzutnik R-S

a) Synchroniczny przerzutnik R-S (NAND)

Połączyć układ według Rys.19. Dokonać pomiaru napięcia we wskazanych miejscach (Tabela 2.).

Rys. 19 Synchroniczny przerzutnik R-S (NAND)

Tabela 2. Synchroniczny przerzutnik R-S (NAND)

	Gate	S	R
1	+ 5 V	0 V	+ 5 V
2	+ 5 V	+ 5 V	0 V
3	+ 5 V	0 V	+ 5 V
4	+ 5 V	+ 5 V	0 V
5	0 V	0 V	0 V
6	0 V	0 V	+ 5 V
7	0 V	0 V	0 V
8	0 V	+ 5 V	+ 5 V
9	0 V	0 V	+ 5 V

b) Synchroniczny przerzutnik R-S (Bramki NAND)

Odłączyć połączenie pinów 5 i 10 od przełącznika gate (Rys. 19) i podłączyć z wejściem generatora impulsów ustawionego w trybie pojedynczego impulsu.

Dokonać pomiarów napięcia na wyjściach przerzutników zgodnie z wartościami impulsów wejściowych podanymi w Tabeli 3.

Tabela 3.

			Przed impulsem		Po impulsie
	S	R
1a	+5 V	0 V	-	-
2	0 V	+5 V
3	+5 V	0 V
4	0 V	+5 V
5	0 V	0 V
6	+5 V	0 V
7	0 V	+5 V			Brak pojedynczego impulsu
8	+5 V	0 V
9	0 V	+5 V
10	+5 V	0 V
11	0 V	+5 V

a - te ustawienia są stanem znanym

3. Przerzutnik typu D

Połączyć układ według Rys.20. Dokonać pomiaru napięcia we wskazanych miejscach (Tabela 4.).

Rys. 20 Przerzutnik typu D.

Tabela 4

	Dane (Data)	Przed impulsem zegarowym		Po impulsie zegarowym
1a	+5 V	-	-
2	0 V
3	+5 V
4	0 V
5	0 V
6	+5 V
7	0 V			Brak impulsu zegarowego
8	+5 V
9	0 V
10	+5 V

a - te ustawienia są stanem znanym

4. Bramkowany (AND) przerzutnik J-K Master-Slave

1. działanie przerzutnika J-K synchronizowanego bramką AND.

Połączyć układ według Rys.21. Dokonać pomiaru napięcia we wskazanych miejscach (Tabela 5.).

Rys. 21. Bramkowany (AND) przerzutnik J-K

Tabela 5.

							przed pojedynczym impulsem		po pojedynczym impulsie
	J1	J2	J3	K1	K2	K3
a	0	0	0	+ 5	+ 5	+ 5	-	-
1	0	0	0	0	0	0
2	+ 5	0	0	0	0	0
3	+ 5	+ 5	0	0	0	0
4	+ 5	+ 5	+ 5	0	0	0
5	0	0	0	+ 5	0	0
6	0	0	0	+ 5	+ 5	0
7	0	0	0	+ 5	+ 5	+ 5
8	+ 5	+ 5	0	+ 5	+ 5	0
9	+ 5	+ 5	+ 5	+ 5	+ 5	0
10	+ 5	+ 5	0	+ 5	+ 5	0
11	+ 5	+ 5	0	+ 5	+ 5	+ 5
12	+ 5	+ 5	+ 5	+ 5	+ 5	+ 5
13	+ 5	+ 5	+ 5	+ 5	+ 5	+ 5
14	+ 5	+ 5	+ 5	+ 5	+ 5	+ 5

a wyzerowanie przerzutnika

2. Przerzutnik J-K (wyzwalany sygnałem z generatora fali prostokątnej)

Zmienić tryb pracy generatora z pracy impulsowej na tryb przebieg, ustawić częstotliwość 10 kHz fali prostokątnej. Ustawienia oscyloskopu: Auto Trigger, Wyzwalanie zboczem opadającym, INT Trigger. Ustawić generator podstawy czasu tak, aby na ekranie oscyloskopu był widoczny przebieg z generatora fali prostokątnej, tak jak na Rys. 22. Przerysować przebiegi dla wskazanych punktów (nie zmieniać podstawy czasowej oscyloskopu)

dla warunków:

część	wyjście	trigger	J1	J2	J3	K1	K2	K3
(a)		EXT(NEG) z	+ 5	+ 5	+ 5	+ 5	+ 5	+ 5
(b)		EXT(NEG) z	+ 5	+ 5	+ 5	+ 5	+ 5	+ 5
(c)		INT	+ 5	+ 5	+ 5	0	+ 5	+ 5
(d)		INT	+ 5	+ 5	+ 5	0	+ 5	+ 5
(e)		INT	0	+ 5	+ 5	+ 5	+ 5	+ 5
(f)		INT	0	+ 5	+ 5	+ 5	+ 5	+ 5

Rys. 22 Przebiegi dla synchronicznego (AND) przerzutnika J-K

c) Tryb asynchroniczny: PRESET(PR) i CLEAR(CLR)

Rys. 22. Tryb asynchroniczny przerzutnika J-K

Wejście PR (Preset) jest użyte celem ustawienia wyjścia Q na wartość 1, a wyjścia
na wartość na wartość 0. Wejście CLR jest wykorzystane dla ustawienia wyjścia Q na wartość 0 i wyjścia
na wartość 1. Wejścia PR i CLR są wejściami szybszymi od pozostałych wejść.

Uzupełnić Tabelę 6 dla zadanych warunków wejściowych.

	J	K	PR	CLR	Q
1	+ 5	+ 5	+ 5	+ 5
2	+ 5	+ 5	0	+ 5
3	+ 5	0	0	+ 5
4	0	+ 5	0	+ 5
5	0	0	0	+ 5
6	+ 5	+ 5	+ 5	0
7	+ 5	0	+ 5	0
8	0	+ 5	0	+ 5
9	0	0	0	+ 5
10	+ 5	+ 5	0	0
11	+ 5	0	0	0
12	0	+ 5	0	0
13	0	0	0	0

Rezultaty

Dla skompletowania poniższych tabel wykorzystać logikę dodatnią, to jest „1” >2.5 V; „0” < 0.5 V.

Wykorzystać poniższą notację dla „Tablic Prawd”:

„1” i „0” dla stanów logicznych

BZ dla braku zmian stanu

BD dla bez dostępu, brak możliwości

W oparciu o wyniki zawarte w Tabeli 1 uzupełnij Tabelę 7

Tabela 7. Tablica Prawdy dla przerzutnika R-S (NAND)

S	R
1	0
0	1
1	1
0	0

W oparciu o wyniki zawarte w Tabeli 2 i w Tabeli 3 uzupełnij Tabelę 8

Tabela 8 Synchroniczny przerzutnik R-S

S	R
1	0
0	1
0	0	BZ	BZ
0	1	BD	BD

W oparciu o wyniki zawarte w Tabeli 4 uzupełnij Tabelę 9

Tabela 9 Przerzutnik typu D

dane
1	1	0
0	1	0
1	0	1
0	0	1

Dla skompletowania poniższych tabel dla synchronicznego przerzutnika (AND) J-K wykorzystać następującą notację:”

„1”, „0” poziomy logiczne

X - stan wejścia nie oddziaływujący na stan wyjścia

BZ dla braku zmian stanu

1. W oparciu o wyniki zawarte w Tabeli 5 oraz uzyskane przebiegi uzupełnij Tabelę 10

Tabela 10. Bramkowany (AND) przerzutnik J-K

J1	J2	J3	K1	K2	K3
1	1	1	0			-	-
1	1	1		0		-	-
1	1	1			0	-	-
0			1	1	1	-	-
	0		1	1	1	-	-
		0	1	1	1	-	-
0			0			1	0
0			0			0	1
1	1	1	1	1	1	1	0
1	1	1	1	1	1	0	1

2. Wykorzystując dane z Tabeli 6 uzupełnić Tabelę 11 dla trybu asynchronicznego przerzutnika J-K

Tabela 11. Tryb asynchroniczny przerzutnika J-K

PR	CLR	Q
1	1
0	1
1	0
0	0

1. Wyjaśnić dlaczego przerzutnik zbudowany z 2-wejściowych bramek NAND
(Rys. 18) ma właściwości bistabilne i pozostaje w stanie stabilnym. Wyjaśnić jak wejścia S i R zmieniają stan przerzutnika bistabilnego.

2. Wyjaśnić dlaczego wyniki z Tabeli 2 (linia 1,2,3) różnią się od wyników z linii 5,6,7,8 i 9.

3. W oparciu o wyniki z Tabeli 3. wyjaśnić co powoduje pojedynczy impuls bramkujący przerzutnik

4. Przerzutnik R-S (Rys. 19) posiada 4 bramki. Podjęto próbę skonstruowania przerzutnika z 2 bramkami (Rys. 23), lecz układ nie działa właściwie, wyjaśnić dlaczego (rozpatrzyć wszystkie możliwe poziomy dla R i S i bramki).

Rys. 23 Przerzutnik eksperymentalny

---