Siemientkowski Konrad Rzeszów, 26.03.2009

Szajtek Łukasz

2 TD L05

Technika Cyfrowa

Laboratorium: Bramki TTL

1. Schemat wewnętrzny bramki NAND wykonanej w technologii TTL:

Jak widać ze schematu powyżej układ jest typu otwarty emiter. Tranzystor Q1 pełni rolę układu wejściowego. Tranzystor Q4 pracuje jako inwerter, a Q3 i Q2 pełnią role układu wyjściowego. Podanie stanu niskiego na którekolwiek z wejść (A lub B) spowoduje przejście tranzystora Q1 w stan aktywny. Powoduje to zatkanie tranzystora Q4 przez co przez Q4 nie płynie prąd. W takim przypadku na bazie tranzystora Q3 pojawia się napięcie, a przez co przez ten tranzystor płynie prąd. Przez rezystor R1 nie płynie prąd więc tranzystor Q2 jest zatkany. Na wyjściu bramki panuje wtedy stan wysoki.

Z powyższego schematu wynika, że pozostawienie wejścia A lub B wiszącego jest traktowane tak jakby był podany stan wysoki. Napięcie to pochodzi ze złącza Baza-Emiter (przez rezystor w bazie nie płynie prąd więc napięcie to jest o 0,7V niższe od zasilania).

2. Obserwacja przebiegów czasowych czasowych na wyjściu bramek sterowanych impulsowo:

1 - wejście A (kolor pomarańczowy)

2 - wejście B (kolor zielony)

3 - wyjście NAND (kolor fioletowy)

4 - wyjście NOT (kolor czerwony)

a) przebiegi ustawione tak, że na wejściu 2 jest za zboczem opadającym przebiegu na wejściu 1

b) przebiegi ustawione tak, że na wejściu 2 jest w czasie trwania zbocza opadającego na 1

100. przebiegi ustawione tak, że na wejściu 2 jest w czasie trwania stanu wysokiego na wejściu 1

Z pierwszego rysunku widać, że bramka NOR jest czuła na patologie w obwodzie podczas gdy NAND jest na to nieczuły. Bramka NAND przechodzi w inny Stan dopiero kiedy przebiegi się nakładają.

3. Amplitudy logiczne i marginesy zakłóceń dla badanych bramek:

a) Bramka NAND 7400:

• napięcie na wyjściu odpowiadające stanowi niskiemu 75mV

• napięcie na wyjściu odpowiadające stanowi wysokiemu 3,71V

• amplituda 3,63V

b) Bramka NOR 7402

• napięcie na wyjściu odpowiadające stanowi niskiemu 105mV

• napięcie na wyjściu odpowiadające stanowi wysokiemu 3,74V

• amplituda 3,64V

c) Marginesy błędów

- bez histerezy: - z histerezą

NML = UT – UOL NML = UT+ - UOL

NMH = UOH – UT NMH = UOH - UT-

Układ NAND 7400 – bez histerezy

• NML=1,342V

• NMH=2,25V

Układ NOR 7403 – bez histerezy

• NML =1,215V

• NMH=2,63V

Układ 74132 – z histerezą

• NML = 1,687V

• NMH = 3,037V

4. Badanie charakterystyk przejściowych bramek TTL.

Układ 7400

Kopia ekranu:

Charakterystyka przejściowa i funkcja odwrotna:

Układ 7403

Kopia ekranu:

Charakterystyka przejściowa i jej funkcja odwrotna:

Układ 74132

a) zbocze narastające

Kopia ekranu

Charakterystyka przejściowa i jej funkcja odwrotna:

b) Zbocze opadające

Kopia ekranu:

Charakterystyka przejściowa i jej funkcja odwrotna:

Szerokość histerezy:

U_h=U_T+ - U_T-

U_h= 1,74 – 0,803 = 0,937

5. Wnioski i obserwacje

a) zastosowanie bramek z histerezą:

• współpraca z sygnałem wolnozmiennym (analogowym)

• detektor zboczy narastających (układ wytwarzający krótki ujemny impuls w odpowiedzi na narastające zbocze sygnału wejściowego)

• układ zerowania (układ resetu)

• układ astabilny (generator bramkowy)

• przy współpracy z liniami długimi.

b) zastosowanie bramek z otwartym kolektorem:

Stosuje się powszechnie w układach, których wyjścia w typowych zastosowaniach są łączone na wspólnej szynie np. w pamięciach RAM oraz w buforach magistrali w systemach mikroprocesorowych.

c) wnioski

Otrzymane podczas ćwiczenia tablice prawdy są zgodne z teorią. Bramka TTL na wiszącym wejściu rozpoznaje stan logiczny 1 co również potwierdza teoria. Praktyka wykazała, że stosowanie bramek NOT wiąże się z ryzykiem powstania „piku” po odpowiednim podaniu impulsów sterujących (jak na pierwszym rysunku).

Układy TTL produkowane już od prawie 50 lat są aktualnie zastępowane przez CMOS posiadające lepsze czasy propagacji oraz mniejszy pobór prądu. Są jednak dalej stosowane tam, gdzie potrzebna jest większa wydajność prądowa wyjść np. do sterowania magistralą, linią długą czy zasilania urządzeń sygnalizacyjnych.