1. SiO
2
i jego rola w US:
Dwutlenek krzemu jest najważniejszą warstwą dielektryczną w mikroelektronice, ponieważ: - ma wysoką odporność na
przebicie, - ma bardzo wysoką rezystywność, - bardzo małe straty w szerokim zakresie częstotliwości. Jest też bardzo
dobrą warstwą ochronną dla ukł. Scalonych, bo: - wykazuje b. dobrą przyczepność do krzemu, - wykazuje wysoką
odporność chemiczną i mechaniczną. Stosowany do wytwarzania płytek podłożowych w US jak i również do izolacji
tlenkowej (konkurencyjnej w stosunku do izolacji złączowej) – doskonały izolator zapewniający małe prądy upływu i
małe pojemności. W procesie wytwarzania US wyróżnia się dwa rodzaje tlenków: a) tlenek cienki – wytwarzany w
atmosferze suchego tlenu, posiada doskonałe właściwości dielektryczne (stosowany jako tlenek podbramkowy w
tranzystorach MOS oraz jako dielektryk w kondensatorach MOS). Lecz proces utleniania dwutlenku krzemu trwa bardzo
długo; b) tlenek gruby – wytworzony w atmosferze mokrej, charakteryzuje się gorszymi właściwościami elektrycznymi
od tlenku cienkiego, lecz jest procesem zdecydowanie szybszym i tańszym, zaś stosowany jest do nakładania masek.
Dodatkowo SiO
2
jako, że posiada dobre właściwości maskujące, stosowany jest jako warstwa maskująca w procesie
dyfuzji przy domieszkowaniu, uniemożliwiając tym samym przenikanie domieszek do półprzewodnika.
2. Fazy wytwarzania tranzystora BJT:
- przygotowanie monokrystalicznego podłoża typu p // - naniesienie cienkiego tlenku i fotorezystu // - wytworzenie
warstwy zagrzebanej typu n
+
// - zdjęcie fotorezystu i tlenku // - wytworzenie warstwy epitaksjalnej typu n // - naniesienie
maski do wytworzenia izolacji między tranzystorami (tzw. izolacja złączowa) // - wytworzenie kieszeni do izolacji
złączowej typu p // - zdjęcie fotorezystu i wytworzenie tlenku // - naniesienie maski z regionami baz, które są
wytworzone poprzez dyfuzję lub implementację jonów obszarów bazy // - naniesienie maski, wytworzenie obszarów
emitera i kolektora typu n oraz zdjęcie maski // - naniesienie grubego tlenku z pominięciem miejsc na metalizację
kontaktów // - metalizacja kontaktów
3. Fazy wytwarzania tranzystora MOS:
- wytworzenie kieszeni typu n oraz izolacji z grubego tlenku // - wytworzenie cienkiej warstwy SiO
2
pozostającej pod
bramką tranzystora // - strawienie tej warstwy ( po naniesieniu warstwy krzemu polikrystalicznego na powierzchni
płytki) z wyjątkiem obszaru bramki // - domieszkowanie – wykonanie dyfuzji (implantacji) domieszek do obszarów
źródła i drenu // - pokrycie całej powiechni płytki warstwą SiO
2
oraz wytrawienie okien dla kontaktów metalicznych
źródła, bramki i drenu
4. Tranzystory NPN i PNP w US – budowa, właściwości:
Tranzystor składa się z dwóch złącz PN umieszczonych w obudowie hermetycznej z trzema wyprowadzeniami
poszczególnych warstw półprzewodnika (kolektor, emiter, baza). W zależności od typu półprzewodnika tworzącego bazę
wyróżniamy tranzystory NPN (podst. tranzystorem w ukł. bipolarnych) i PNP, które
różnią się m.in. sposobem polaryzacji w kierunku przewodzenia.
NPN: Polaryzacja złącza pierwotnego w kierunku przewodzenia powoduje
wstrzykiwanie nośników (elektronów) z obszaru N do P będącego wspólną
bazą obu złącz. Elektrony dostarczane do obszaru P jako nośniki mniejszościowe
biorą udział w prądzie Is ( prądzie wstecznym) drugiego złącza spolaryzowanego w
kierunku zaporowym. W ten sposób obwód wyjściowy ma cechy sterowanego źródła
prądowego, co znaczy, iż wszelkie zmiany prądu płynącego przez pierwsze złącze
powodują proporcjonalne zmiany prądu Is drugiego złącza.
PNP: pierwsze złącze spolaryzowane w kierunku przewodzenia wstrzykuje
dziury do obszaru N, skąd są one pobierane przez drugie złącze spolaryzowane w kierunku zaporowym.
5. Elementy bierne w ukł. bipolarnych:
Dioda – wykorzystywane jest jedno złącze tranzystora bipolarnego. Tranzystor wtedy najczęściej pracuje w trybie
dwójkowym. Najczęściej wykorzystywanym złączem jest złącze baza-kolektor (przy zwarciu emitera z bazą) lub złącze
emiter-baza (przy zwarciu kolektora z bazą). Dioda kolektorowa charakteryzuje się dużym napięciem przebicia lecz jest
wolna, ma długi czas przełączania, natomiast emiterowi ma niskie napięcie przebicia i krótki czas przełączania.
Dioda Schotky’ego – charakteryzuje się b. krótkim czasem przełączania i małym spadkiem napięcia przy pracy w
kierunku przewodzenia. Zastosowano w niej w miejsce złącza p-n złącze metal-przewodnik.
Dioda Zenera – jej głównym parametrem jest napięcie przebicia złącza p-n.
Rezystor – w technologii BJC są dużo droższe niż tranzystory. Możemy wyróżnić następujące typy:
Rezystor w warstwie bazy – tworzony przez warstwę typu p wdyfundowaną do wyspy typu
n równocześnie z dyfuzją bazy w tranzystorze.
(
)
kwadrat
R
k
R
S
/
300
100
30
300
Ω
÷
=
Ω
÷
Ω
∈
Rezystor w warstwie emitera - w celu izolacji warstwy n
+
od podłoża polaryzuje się
sąsiadujące z tą warstwą złącze p-n w kier. Zaporowym;
kwadrat
R
S
/
10
2
Ω
÷
=
Rezystory ściśnięte (w warstwie bazy pod emiterem)– wykonuje się w postaci warstwy typu p pocienionej przez
warstwę n+;
kwadrat
k
R
S
/
10
2
Ω
÷
=
zatem następuje b. duży rozrzut RS.
Kondensatory – wykorzystuje się pojemności złącz emiterowego i kolektorowego pracujące w zakresie zaporowym.
Pojemność złącza baza kolektor jest mniejsza od pojemności złącza baza emiter.
Indukcyjność – realizowalna tylko dla b. dużych częstotliwości jako cewki utworzone przez spiralną konfigurację
ścieżki metalicznej, uzyskane indukcyjności są rzędu kilku nanohenrów.
6. Elementy bierne w układach MOS:
Kondensator - typu MOS. Kondensator płaski, dolną okładkę stanowi silnie domieszkowana warstwa n+, dielektrykiem
jest SiO
2
, a górną okładką jest warstwa aluminium. Pojemność tego kondensatora nie zależy od napięcia polaryzacji.
Napięcie przebicia wynosi co najmniej 50 V.
Rezystor - rezystancja dren-źródło może posłużyć do użycia struktury tranzystorowej w roli rezystora, rezystor ten ma
znacznie mniejsze rozmiary niż rezystor dyfuzyjny. Nie da się wyprodukować indukcyjności w technologii MOS.
7. Podstawowe bramki logiczne MOS:
Układy MOS nadają się szczególnie dobrze realizacji scalonych układów monolitycznych, dzięki temu, że można łączyć
tranzystor z kanałem wbudowanym bezpośrednio z drenem innego tranzystora MOS z kanałem wbudowanym. Pozwala
to tworzyć ukł. cyfrowe wyłącznie z tych tranzystorów, co daje większe upakowanie i mniejsze koszty produkcji. Mają
także duża impedancję wejściową i mały pobór mocy. Jednak posiadają też wady: niedużą prędkość działania, dużą
rezystancje wyjściową i są mało odporne na zakłócenia.
- INWERTER: Zbudowany jest z dwóch tranzystorów, przy czym jeden z tych
tranzystorów jest sterowany(driver), a drugi pełni rolę obciążenia (load).
NAND (a - nMOS): Realizuje się przez połączenie szeregowe n tranzystorów
sterowanych i tranzystora obciążającego. Napięcie wyjściowe przyjmuje wartość
U
0L
(„0” logiczne) tylko gdy
wszystkie tranzystory
sterowane znajdują się w stanie
przewodzenia. Napięcie
wyjściowe jest sumą spadków
napięć na poszczególnych
tranzystorach, i aby napięcie to
nie było za duże w stanie niskim należy
ograniczyć ilość wejść. DZIAŁANIE
NAND: stan „0” na dowolnym z wejść A lub
B włącza odpowiedni tranzystor pMOS i wył
nMOS. WY jest wówczas połączone ze
źródłem zasilania i panuje na nim „1”. Gdy
mamy dwie jedynki logiczne na obu
wejściach, wtedy nMOS – wł, pMOS – wył.
Wtedy wyjście jest uziemione i panuje na nim
stan „0”. Obok NAND w CMOS Î
NOR (b - nMOS):Realizuje się łącząc szeregowo z tranzystorem obciążenia równolegle
połączone tranzystory sterowane. Działanie analogiczne do NAND, z tym, że, gdy mamy „1” ma
dowolnym wejściu, na wyjściu mamy „0”, natomiast, gdy mamy „0” na obu we, to na wy mamy
„1” Obok NOR w CMOS Î
8. Ważniejsze właściwości inwerterów:
Dla inwerterów nMOS parametry charakterystyki V
OUT
(V
IN
) zależą od V
DD
i β
R
. Natomiast w
technologii CMOS są niezależne β
R
od oraz są mało wrażliwe na zmiany napięcia zasilania.
DMos/Emos: Voh≈Vdd; Vol=f(V
DD
, β
R
); P(Vi=0)=0; P(Vi=Vdd)>0;
EMos/Emos: Voh=Vdd-V
TL
(V
OH
); Vol=f(V
DD
, β
R
); P(Vi=0)=0; P(Vi=Vdd)>0
CMOS: Voh≈Vdd; Vol≈0; P(Vi=0)=0; P(Vi=Vdd)=0
9. AND – OR – Invert: wyjaśnienie pojęć, właściwości:
AOI jest to przepis, który można przełożyć na poziom elementarnych bramek, a następnie na topologię na poziomie
tranzystorów. Jednakże projektując strukturę AOI należy zachować właściwą kolejność od wejścia do wyjścia, tzn
najpierw AND, potem OR i na końcu INVERT. Właściwości: - AOI dzięki użyciu statycznych bramek nMOS zajmuje
mało miejsca i posiada małą pojemność wyjściową, // - bramki AOI mogą mieć różne liczby wejść (także nieparzyste) i
mogą mieć więcej wejść niż 4 (czego jednak nie należy robić przy szeregowo łączonych tranzystorach), // - poprawnie
skonstruowana bramka AOI ma tę samą właściwość co inwertor oraz bramki NOR i NAND, czyli nie pobierają prądu w
stanie ustalonym, lecz jedynie przy zmianach stanów logicznych, // - przy zwiększaniu liczby połączeń (szeregowych i
równoległych) tranzystorów, zwiększa się czas propagacji, aby tego uniknąć w AOI stosuje się wymiarowanie
tranzystorów (odpowiednie poszerzanie kanałów). Przykładowa struktura AOI (dla MOS):
11. Topologia I Właściwości Inwertera CMOS:
Układy CMOS są to ukł. składające się z kompletnych par wzbogaconych tranzystorów n-MOS i p-MOS, wytworzone w
jednym procesie technologicznym na tej samej płytce półprzewodnikowej.
Właściwości ukł: - znikomy pobór mocy podczas statycznej pracy; // - główne źródło strat stanowią prądy upływów
elementów // - podczas przełączania pobór mocy związany jest ze zjawiskiem
przeładowywania pojemności obciążającej i wzrasta proporcjonalnie do
częstotliwości pracy układu (lepsze są CMOS/SOS) // - wartość napięcia
zasilania można wybierać z przedziału 3 do 15 V i niekoniecznie musi być
stabilizowane // - im większe zasilanie tym krótszy czas propagacji i tym
większa moc tracona // - duża impedancja wejściowa ok. 1012 Ohm // - mała
impedancja wyjściowa ok. 500 Ohm // - duża odporność na zakłócenia 45%
napięcia zasilania // - są kompatybilne z układami TTL // - produkowane we
wszystkich stopniach scalenia.
Pływający węzeł - powstaje na
pojemności własnej tranzystora
dostępu i tranzystora sterującego.
Gdy tranzystor dostępu(Mp1) jest
włączony i przez niego płynie
prąd to ładowana jest pojemność.
Jak pojemność się naładuje to
zgromadzony w niej ładunek
podtrzymuje zaindukowany kanał
tranzystora sterującego (Md1) pomimo zatkania tranzystora dostępu(Mp1).
Wyłączenie tranzystora dostępu (Mp1) elektrycznie objawia się jako
odłączenie, czyli przerwanie połączenia. Otrzymujemy "wiszącą" bramkę (jest odłączona od reszty układu przez zatkany
tranzystor dostępu). Pomimo, że bramka wisi to kanał jest dalej zaindukowany. Można to zatem interpretować jako
powstanie "pływającego węzła" na którym potencjał utrzymuje ładunek zgromadzony w pojemności własna układu.
PODZIAŁ ŁADUNKU - V
IN
=0ÎV
01
= V
DD
;
1: θ=1, A=0 Î V
01
Î V
1
; ładuje sie konden. C
1
z V
DD
, V
1
= V
DD
– V
TP
= V
O
, Q
T
=
C
1
*V
0
2: θ=0,A=1ÎV
1
ÎV
2
(Md2)cały ładunek zgromadzony na C
1
dzieli sie na
C
1
i C
2
V
1
=V
2
=V
f
,V
f
=V
O
/(1+(C
2
/C
1
)),dla C
1
>>C
2
Î V
f
=V
O
, poprawna praca ukł.
wymaga by V
f
>V
IH
LS DLL – Logika synchroniczna, Depletion Load Logic, wady: inwerter pobiera
prad, gdy na wyjsciu jest stan niski, V
OL
zależy od rozmiarów geomtrycznych
tranzystorow (od B
R
), nalezy pamietac by szybkosc zegara byla odpowiednia w
stosunku do C
IN
.
LS ELL – L.synch, Enhancement Load Logic, najważniejsza różnica w stosunku do DLL: fi
L
, czyli taktowanie
włączenia obciążenia w fazie z fi
IN
(RLL) lub fi
OUT
(REL), zalety: mniejsze rozmiary tranzystorow, możliwość tworzenia
logiki != f(B
R
) czyli RLL, redukcja poboru mocy przy pomocy taktowania obciążenia.
REL – Ratioed Logic, V
OL
zależy od rozmiaru geometrycznego tranzystorow (B
R
), nie powinno byc problemu ze
zjawiskiem podzialu ładunku, bo wysokie V
OH
gwarantuje tranzystor obciazenia ML; C
OUT
nie ma znaczenia.
RLL – Ratioless Logic, moze wystapic zjawisko podziału ładunku stan V
OH
zależy od pojemności C
OUT
, V
OL
!= f(B
R
),
male zapotrzebowanie na powierzchnie krzemu, logika wielopoziomowa nie może być realizowana w samym RLL –
wylaga połączenia RLL i REL
Precharge – wstępne ładowanie przykład wykorzystania (NOR), 1. fi = 1, M
1
= ON, zatem kondensator C
out
zostaje
naładowany napięciem V
dd
(jest to faza precharge), 2. fi = 0 -> fi
_neg
= 1 -> M
2
= ON, zatem jest realizowana funkcja
logiczna NOR (gdy A=1 i B=1 kondesator C
out
zostaje rozładowany) jest to faza evaluate. W fazie evaluate stan może sie
zmienić tylko z 1 na 0, bo nie da sie w tej fazie powtórnie naładować
C
out
,M
1
jest wyłączony.
Single Clock Dynamic Logic–przy liczbie wejsc > 2 mniej
tranzystorow niż w bramkach statycznych, zawsze tylko 1 transystor
pMOS(wieksze i wolniejsze od nMOS),nie trzeba sie starać o
odpowiednie B
R
, możliwość zmniejszenia zajętej powierzchni w
stosunku do bramek statycznych, mniejsza pojemność wej, szybko.
Domino Logic – połączenie kilku stopni Single–Clock Dynamic
Logic za pomocą inwertera.Gdy zaczyna sie faze evauacji na wyjsicu
X1 mamy zawsze stan 1,zatem w tym momencie A2 sie otwiera i
Cin2 sie rozladowuje.Dopiero po czasie potrzebnym na rozladowanie
Cin1 stan X1 moze sie zmienic na 0 (jezeli wynika to ze stanow na
A,B,C) Mozemy zatem po krotkiej chwili miec A2 =0 i B2=0, co
powinno dac X2 =1. Ale jezeli Cin2 juz zdazyl sie rozladowac to nie
da sie go z powrotem naladowac (chyba ze w precharge) – na X2
bedzie bledny stan. Trzeba dodac inwerter,dzieki niemu na poczatku
fazy evaluacji A2 =0 -> drugi stopien nie rozladuje Cin2, lecz zaczeka
na ustalenie sie stanu pierwszego stopnia.
Transmission Gate (TG) – bramki transmisyjne, występuje
degradacja jedynki, przy szeregowym połączeniu dwóch tranzystorow
o napiecie przewodzenia tranzystora. Przy drugim sposobie
połączenia degradacja jest dwa razy silniejsze. Dlatego stosuje sie
bramki złożone z dwóch tranzystorow, gdzie nie zachodzi degradacja
jedynki. Do poprawnej pracy układu należy zadbać o to by fi * fi_neg = 0.
LS CMOS na TG zamiast tranzystora dostępu jest bramka transmisyjna, układ dwóch tranzystorow CMOS: pMOS i
nMOS. Wada: potrzeba większej powierzchni, bo występują 2 zamiast 1 tranzystora dostępu, spełniony musi być
warunek fi * fi_neg = 0, aby układ prawidłowo pracowal
28. Tranzystor MOS
Koncepcja budowy i działania tranzystora MOS polega na sterowaniu konduktancji obszaru półprzewodnika
znajdującego się między dwiema blisko siebie położonymi elektrodami, za pomocą napięcia doprowadzonego do
elektrody metalowej odizolowanej od półprzewodnika warstwą dielektryka (SiO
2
).
W płytce monokrystalicznej krzemu typu n wytwarza się przez dyfuzję dwa obszary silnie domieszkowane o
odmiennym od podłoża typie przewodnictwa. Jeden z tych obszarów silnie domieszkowanych, nazywany źródłem,
znajduje się w odległości kilku do kilkudziesięciu mikrometrów od drugiego, nazywanego drenem; oba wyposażone są
w kontakty metaliczne. Powierzchnia półprzewodnika między źródłem a drenem jest pokryta warstwą dielektryka
(SiO
2
). Elektroda znajdująca się na powierzchni dielektryka nosi nazwę bramki. Obwód prądu przepływającego od
źródła do drenu zamyka się przez obszar przypowierzchniowy półprzewodnika, leżący pod warstwą dielektryka. Od
konduktancji tego obszaru zależy wartość prądu dren-źródło. W zależności od polaryzacji bramki w półprzewodniku pod
bramką tworzy się warstwa akumulacyjna (dużo elektronów i bardzo mało dziur), zubożona (mało elektronów i mało
dziur) lub inwersyjna (mało elektronów i bardzo dużo dziur). W przypadku inwersji (przy napięciu ujemnym na bramce)
obszary p
+
źródła i drenu są połączone warstwą inwersyjną, która w sensie fizycznym ma ten sam typ przewodnictwa
(dużo dziur i mało elektronów, czyli p). Warstwa inwersyjna, łącząca źródło z drenem, jest nazywana kanałem. Istnienie
kanału typu p umożliwia przepływ dużego prądu dziurowego między źródłem a drenem. Zmiany napięcia bramki
modulują konduktancję kanału, sterując w ten sposób wartość prądu dren-źródło.
Domieszkowanie:
W przypadku domieszkowania krzemu jako domieszkę akceptorową stosuje się bor, natomiast domieszką donorową jest
najczęściej fosfor, Dyfuzja - proces wysokotemperaturowy polegający na dostarczeniu do powierzchni półprzewodnika
pewnej liczby atomów domieszek, które wskutek chaotycznego ruchu cieplnego będą dyfundować w głąb płytki, tj.
przesuwać się z obszarów o większej koncentracji do obszarów mniejszej koncentracji. Typowa temperatura procesu
dyfuzji wynosi 1000 – 1200oC a czas trwania waha się od kilkunastu minut do kilkunastu godzin. Implantacja jonów -
wstrzykiwanie jonów do krzyształu wskutek bombardowania powierzchni płytki półprzewodnikowej jonami
rozpędzonymi w silnym polu elektrycznym o energii 10 – 200 keV. Wskutek bombardowania jonami w warstwie
przypowierzchniowej ulega zniszczeniu struktura krystaliczna. W celu jej uporządkowania wygrzewa się płytki w
temperaturze 500 – 900oC. Nie mamy pełnej kontroli nad tym procesem.