1/25/2009
architektura komputerów
w. 8
Wejście/wyjście
Model komputera
John von Neumann (1903-1957)
CPU
ALU
Jednostka
sterujÄ…ca
wejście wyjście
Pamięć
4 podstawowe funkcje: przetwarzanie, przechowywanie, przekazywanie informacji oraz
automatyczne sterowanie swego działania
architektura komputerów w 1 1
1/25/2009
Urządzenia zewnętrzne
Różne typy klasyfikacji
urzÄ…dzenia we/wy
pamięci
urzÄ…dzenia komunikacyjne
urzÄ…dzenia pomiarowe, wykonawcze i konwertery
urzÄ…dzenia znakowe - komunikacja poprzez instrukcje (rozkazy) we/wy
urządzenia blokowe - komunikacja przez komendy kanałowe
urzÄ…dzenia jednokierunkowe
urzÄ…dzenia dwukierunkowe
Urządzenia zewnętrzne. Współpraca i
sterowanie
Tworzenie dowolnych konfiguracji użytkowych wymaga standaryzacji sposobu
komunikowania się urządzeń i JC. Zespół ustalonych reguł łączenia, wymagań
logicznych, elektrycznych, konstrukcyjnych i proceduralnych nazywany jest (zależnie od
sposobu przyłączenia) standardem magistrali danego typu lub standardowym interfejsem.
Standard logiczny - liczba sygnałów w magistrali, ich funkcji i harmonogramu czynności
Standard elektryczny- poziomy napięć, czasy narastania i opadania sygnałów, tolerancje,
obciążalność.
Standard konstrukcyjny - typ złączy, rozmieszczenie gniazd i sygnałów, typ kabli.
Standard proceduralny (protokół) - harmonogram, zależności czasowe i funkcjonalne
sygnałów i operacji magistrali.
architektura komputerów w 1 2
1/25/2009
Magistrale
Klasyfikacja:
architektura:
uð równolegÅ‚e
Fð multipleksowane
uð szeregowe
lokalizacja:
uð lokalne
uð systemowe
uð we/wy
funkcje
uð ogólnego przeznaczenia
uð specjalizowane
struktura połączeń
uð zorientowane na zasoby
uð zorientowane na funkcje
Magistrale
Klasyfikacja:
architektura:
uð równolegÅ‚e
Fð multipleksowane
uð szeregowe
lokalizacja:
uð lokalne
zgłoszenie
uð systemowe
uð we/wy
zezwolenie
funkcje
MAGISTRALA
uð ogólnego przeznaczenia
uð specjalizowane
dane adresy funkcje
struktura połączeń
uð zorientowane na zasoby
uð zorientowane na funkcje
architektura komputerów w 1 3
Interface magistrali
1/25/2009
Magistrale. ZarzÄ…dzanie magistralÄ….
MagistralÄ… zarzÄ…dza w jednej chwili jeden zarzÄ…dca (bus master). Dla magistral dzielonych
takich busmasterów może być wielu.
W takiej sytuacji wymagany jest arbitraż według ustalonych reguł
Żądanie dostępu
Oczekiwanie na przydział magistrali
arbitraż
transfer
Zakończenie
i zwolnienie magistrali
Magistrale. Przykłady.
Liczba linii Linii Typ Linii Typ
danych adreso
wych
Standard 34 8+p Jednokierunkowa 8+p Przełączana z
Interface Odra szynÄ… danych
1300
Unibus (PDP11) 56 16 Dwukierunkowa 18
Intel 8085 33 8 Dwukierunkowa, 8+8 Przełączana,
trójstanowa trójstanowa
Z80 38 8 Dwukierunkowa, 16 Trójstanowa
trójstanowa
ISA 75 16 Dwukierunkowa, 24+4 Trójstanowa
(PC) trójstanowa
PCI 45 32 Dwukierunkowa, 32 Przełączana z
trójstanowa szyną danych
M68000 60 16 Dwukierunkowa, 23 Trójstanowa
trójstanowa
VME BUS 110 32 31
(Motorola)
I2C 2 (dane i zegar) 1 Szeregowa OC 1 Ta sama co
danych
architektura komputerów w 1 4
1/25/2009
Magistrale. Przykłady.
Magistrala ISA
Max. częst.pracy 8,33Mhz
Magistrale. Przykłady.
Magistrala PCI
Max. częst.pracy 66Mhz
architektura komputerów w 1 5
1/25/2009
Magistrale. Przykłady.
Magistrala PCI
Magistrale. Przykłady.
architektura komputerów w 1 6
1/25/2009
Protokół magistrali
Definicja
Zespół reguł, wg których realizowane są transakcje na magistrali nazywany jest protokołem
magistrali
Protokół definiuje zarówno sposób przesyłania (poziomy, aktywne zbocza, zależności) jak i
relacje czasowe pomiędzy poszczególnymi sygnałami (a właściwie ich zboczami), których
zachowanie jest niezbędne dla prawidłowego przebiegu transferu.
Protokół magistrali
Protokół synchroniczny.
DR - Data Ready
DA - Data Acknowledgement
architektura komputerów w 1 7
1/25/2009
Protokół magistrali
Protokół asynchroniczny - przesłanie niepowiązane.
DR - Data Ready
DA - Data Acknowledgement
DE - Data Error
Protokół magistrali
Protokół asynchroniczny - przesłanie częściowo powiązane.
DR - Data Ready
DA - Data Acknowledgement
DE - Data Error
architektura komputerów w 1 8
1/25/2009
Protokół magistrali
Protokół asynchroniczny - przesłanie z potwierdzeniem (handshaking)
powiÄ…zanie czterozboczowe.
DR - Data Ready
DA - Data Acknowledgement
DE - Data Error
Protokół magistrali
Protokół asynchroniczny - przesłanie z potwierdzeniem (handshaking)
powiÄ…zanie czterozboczowe.
DR - Data Ready
DA - Data Acknowledgement
DE - Data Error
architektura komputerów w 1 9
1/25/2009
Protokół magistrali
Protokół asynchroniczny - przesłanie z potwierdzeniem (handshaking)
Przesłanie do wszystkich odbiorców (broadcasting)
powiązanie sześciozboczowe.
DR - Data Ready (out) RDY - Receiver Ready (in)
DA - Data Acknowledgement (in)
DE - Data Error (in)
Protokół magistrali. Przykład - PCI
architektura komputerów w 1 10
1/25/2009
Urządzenia zewnętrzne. Współpraca i
sterowanie
adresowanie i wybranie urzÄ…dzenia
wejście wyjście odwzorowane w przestrzeni adresowej pamięci (np. Motorola6809)
osobna przestrzeń adresowa we/wy
Przesyłanie danych
poprzez rejestry procesora
uð programowe
uð z wykorzystaniem systemu przerwaÅ„
bezpośrednia komunikacja z pamięcią (DMA)
Urządzenia zewnętrzne. Współpraca i
sterowanie
Przesyłanie danych
poprzez rejestry procesora
uð programowe
Czytaj stan urzÄ…dzenia
UrzÄ…dzenie
gotowe?
T
Prześlij znak
architektura komputerów w 1 11
1/25/2009
Urządzenia zewnętrzne. Współpraca i
sterowanie
Przesyłanie danych
poprzez rejestry procesora
uð z wykorzystaniem systemu przerwaÅ„
Procesor
UrzÄ…dzenie
Przerwanie wykonywanego programu
gotowe
zeskładowanie rejestrów i PC
wyliczenie adresu do załadowania do PC
Zgłoszenie przerwania
załadowanie PC
Procedura
obsługi przerwania
Odtworzenie
stanu procesora i powrót
Kontynuacja
System przerwań.
Przerwania zgłaszane jest poprzez wysterowanie odpowiedniego wejścia
procesora.
Przerwania generowane sa poza procesorem (z wyjÄ…tkiem przerwania
programowego)
Zgłoszenie przerwania jest asynchroniczne względem wykonywanego
strumienia instrukcji
Służą do sygnalizacji zdarzeń istotnych dla systemu operacyjnego
(zakończenie operacji wejscia-wyjścia, zakończenie odmierzanego okresu
czasu itp..)
architektura komputerów w 1 12
1/25/2009
System przerwań. Obsługa.
Przerwania zgłaszane jest poprzez wysterowanie odpowiedniego wejścia procesora.
Przyjęcie i obsługa przerwania :
stwierdzenie czy możliwe jest przerwanie aktualnie wykonywanych czynności (hardware)
zablokowanie przejmowania przerwań (lub tylko przerwań o wyższym priorytecie)
(hardware)
dokończenie wykonywania bieżącego rozkazu (hardware)
sygnalizacja przyjęcia przerwania (hardware)
zachowanie (na stosie ) PSW i PC (hardware)
załadowanie do PC adresu procedury obsługi przerwania (hardware)
zachowanie informacji o stanie przerwanego procesu (software)
wykonanie programu obsługi przerwania (software)
odtworzenie stanu przerwanego procesu (software)
odblokowanie przyjmowania przerwań (software) (teraz lub wewnątrz procedury obsługi
przerwania)
pobranie ze stosu i odtworzenie zawartości PSW i PC
System przerwań
Przerwania:
programowe
instrukcja przerwania programowanego (niemaskowalnego)
sprzętowe
zgłaszane przez ustawienie poziomu na odpowiednich wyprowadzeniach procesora
lub kontrolera przerwań
maskowalne
niemaskowalne
system przerwań
jednopoziomowy
hierarchiczny wielopoziomowy
architektura komputerów w 1 13
1/25/2009
System przerwań
Przerwania - organizacja systemu.
Wiele linii przerwań
odpytywanie programowe
wektorowe
Priorytety:
przypisane do linii przerwań
wynikające z kolejności w łańcuchu (daisy chain)
Linie danych magistarli
Sterownik
Sterownik IEO Sterownik IEO
procesor 2 n
1
&
INT INTA IEI
IEI IEI
arbitraż przez sterownik przerwań
System przerwań. Przykład - Z80
Przerwania:
niemaskowalne -wejście NMI
maskowalne. Procesor posiada programowo ustawianÄ… maski IFF1 warunkujÄ…cÄ…
przyjęcie przerwania
Przyjęcie przerwania - przesłanie PC na stos, cd zależny od trybu.
Tryby przerwań (ustawiane programowo):
Mode 0: JS wystawia na szynę danych kod instrukcji, jaka ma być wykonana w wyniku
przerwania
Mode 1: JC wykonuje restart od adresu 38H
Mode 2: adres procedury do uruchomienia:
architektura komputerów w 1 14
1/25/2009
System przerwań. Przykład - Z80
System przerwań. Przykład - I8086
I8086 posiada jedną linię żądania przerwania (INTR) i jedną potwierdzenia
przyjęcia przerwania.
używa tablicy wektorów przerwań (256 adresów 4 bajtowych - rejestr CS i IC
umieszczanej w pamięci od adresu 0000:0000
Przerwania obsługiwane są przez sterownik 8259A
Przyjęcie przerwania:
umieszczenie na stosie rejestru FLAGS, IC, CS
zerowanie bitów w rejestrze stanu : TF (praca krokowa) i IF (zezwolenie na
przerwanie
wystawienie INTA do sterownika, sterownik podaje w odpowiedzi na liniÄ™
danych wektor zgłoszonego przerwania
wykonanie CALL według dostarczonego przez sterownik numeru wektora
architektura komputerów w 1 15
1/25/2009
System przerwań. Przykład -
sterownik 8259A
Sterownik posiada 8 linii, na
które mogą być zgłaszane
przerwania
System może obsłużyć do 64
przerwań poprzez
połączenie kaskadowe
sterowników
przerwania przyjmowane sÄ… wg
jednego z trzech schematów
priorytetów
priorytet przypisany do linii
zgłoszeń (linia 0 ma
najwyższy priorytet)
rotacyjny - przerwanie,
którego obsługa została
właśnie zakończona
uzyskuje najniższy priorytet
ustawiany software owo -
System przerwań. Przykład -
sterownik 8259A
Sterownik posiada 8 linii, na
które mogą być zgłaszane
przerwania
System może obsłużyć do 64
przerwań poprzez
połączenie kaskadowe
sterowników
architektura komputerów w 1 16
1/25/2009
Pułapki
Generowane przez procesor
Jako efekt żądania usługi SO ze strony programu użytkowego
wywoływanej przez przerwanie programowe (np.. Instrukcja SYSCALL w
MIPS)
Jako efekt stwierdzonego błędu niektórych instrukcji programu
użytkowego
uð ADD, SUB procesora MIPS w przypadku nadmiaru
uð DIV, IDIV, AAM procesora x86 w przypadku nadmiaru
W przypadku ustawionego trybu śledzenia generowana po wykonaniu
każdej instrukcji
BÅ‚edy
Generowane przeważnie przez procesor (CPU lub MMU)
Służą do sygnalizacji niepoprawnego funkcjonowania oprogramowania
lub sprzętu.
uð Próba wykonania instrukcji o nieokreÅ›lonym kodzie
uð Naruszenie zasad ochrony procesora lub pamiÄ™ci
uð Przekroczenie wartożci granicznej segmentu stosu
uð Itd..
Wykorzystywane do realizacji pamięci wirtualnej
uð BÅ‚ad segmentu  brak wymaganego segmentu w pamieci.
architektura komputerów w 1 17
1/25/2009
BÅ‚edy
BÅ‚edy
architektura komputerów w 1 18
1/25/2009
WyjÄ…tki (Pentium)
Pojawienie się większej ilości wyjątków wymaga rozstrzygnięcia,
który zostanie obsłużony w pierwszej kolejności. Priorytety (na
poziomie procesora) są następujące:
uð Klasa1: PuÅ‚apka w poprzednim rozkazie (wektor nr1)
uð Klasa2: Przerwania zewnÄ™trzne (2, 32-255)
uð Klasa3: BÅ‚Ä™dy pobierania nastÄ™pnego rozkazu (3,14)
uð Klasa 4: BÅ‚Ä™dy dekodowania nastÄ™pnego rozkazu (6,7)
uð Klasa 5: BÅ‚Ä™dy wykonania rozkazu (0,4,5,8,10-14,16,17)
Na poziomie SO o priorytecie danego wyjątku określa pilność jego
obsługi.
WyjÄ…tki
Na poziomie SO o priorytecie danego wyjątku decyduje pilność
jego obsługi.
architektura komputerów w 1 19
1/25/2009
WyjÄ…tki
Obsługa wyjątku rozpoczyna się od identyfikacji
Jeżeli z
ródłem wyjątku jest procesor (błąd, pułapka), przyczyna
jest znana i identyfikacja jest niepotrzebna
Obsługa wyjątku wymaga zapamiętania kontekstu w celu powrotu
do przerwanego programu lub wyświetlenia komunikatu o błędzie
Zapamiętywana jest wartość
uð nextPC w przypadku przerwania lub puÅ‚apki Å›ledzenia
uð currentPC w przypadku bÅ‚Ä™du wykonania instrukcji lub puÅ‚apki
sygnalizującej błąd wykonania. Powrót, jeżeli nastąpi, to
ponownie do tej samej instrukcji.
Obsługa wyjątku realizowana jest zawsze na poziomie
systemowym. Wymagane jest zapamiętanie poziomu zaufania z
chwili pojawienia się wyjątku (poziom systemowy lub użytkownika)
WyjÄ…tki
Powrót z procedury obsługi wyjątku nie zawsze jest możliwy
uð BÅ‚Ä…d ochrony wymaga zamkniÄ™cia procesu
Powrót polega na odtworzeniu stanu zapamiętanego
podczas inicjowania obsługi wyjątku
W praktyce SO obsługę wyjątku kończy przełączeniem
procesu. Powrót następuje do innego strumienia instrukcji
niż ten, który został przerwany
architektura komputerów w 1 20
1/25/2009
Urządzenia zewnętrzne. Współpraca i
sterowanie
Funkcje magistrali (interfejsu)
adresowanie i wybranie urzÄ…dzenia
przesyłanie danych
przesyłanie informacji o stanie zespołów, z jakich składa się urządzenie
sterowanie czynnościami zespołów, z jakich składa się urządzenie
przenoszenie do JC reakcji urzÄ…dzenia na polecenia
synchronizacja przesłań
Urządzenia zewnętrzne. Współpraca i
sterowanie
Ze względu na różnorodność sposobów funkcjonowania urządzeń zewnętrznych, sposobów i
szybkości transmisji stosuje się urządzenia pośredniczące adoptujące interface
urzÄ…dzenia do magistrali (interfejsu) komputera
Interface urzÄ…dzenia
zgłoszenie
Dekoder adresu
urzÄ…dzenie
Rejestry danych
Rejestry stanu
Sterowanie
przerwań
MAGISTRALA
sterowanie
JS
urzÄ…dzeniem
dane adresy funkcje zezwolenie
architektura komputerów w 1 21
Interface magistrali
1/25/2009
Urządzenia zewnętrzne. Interfejsy i
magistrale zewnętrzne
CENTRONICS
5 trybów pracy:
Compatibility Mode (200kB/s, jednokierunkowy)
Nibble Mode (4 bity, 100kB/s, dwukierunkowy,)
Byte Mode (200kB/s, dwukierunkowy)
Enhanced Parallel Port (2,3MB/s, dwukierunkowy)
Extendet Capabilities Port ( dwukierunkowy)
Urządzenia zewnętrzne. Interfejsy i
magistrale zewnętrzne
CENTRONICS
Compatibility Mode (200kB/s, jednokierunkowy)
~STR  Strobe (min. 0,5µs)
~ACK  Acknowledge (ok. 5µs)
BSY  Busy (drukarka zajęta, off-line, w stanie
inicjacji, błąd)
PAP  Paper Out (brak papieru)
SEL  Select (drukarka w stanie on-line)
~ERR  Error (brak papieru,stan off-line, inny)
architektura komputerów w 1 22
1/25/2009
Urządzenia zewnętrzne. Interfejsy i
magistrale zewnętrzne
out
in
in
out
CENTRONICS
Compatibility Mode
Typowa transmisja znaku
Urządzenia zewnętrzne. Interfejsy i
magistrale zewnętrzne
out
out
in
out
CENTRONICS
EPP Mode
Typowa transmisja znaku lub adresu
architektura komputerów w 1 23
1/25/2009
Urządzenia zewnętrzne. Interfejsy i
magistrale zewnętrzne
out
out
in
out
CENTRONICS
EPP Mode
Urządzenia zewnętrzne. Interfejsy i
magistrale zewnętrzne
USB
Topologia  drzewiasta
Pasmo
1,5 i 12 Mb/s (v 1.1)
480Mb/s (v 2.0)
Kodowanie  NRZI + Stuffing
Liczba urządzeń  do 127
Kabel
hub-urzÄ…dzenie do 5m
Å‚Ä…cznie do 35m
3 klasy urządzeń  LS, FS i HS
architektura komputerów w 1 24
1/25/2009
Urządzenia zewnętrzne. Interfejsy i
magistrale zewnętrzne
USB
ZÅ‚acze typu A
Urządzenia zewnętrzne. Interfejsy i
magistrale zewnętrzne
USB
Struktura pakietów Token, Data
i Handshake.
architektura komputerów w 1 25
1/25/2009
Urządzenia zewnętrzne. Współpraca i
sterowanie
Bezpośrednia komunikacja z pamięcią - kanał DMA.
Tryby pracy:
tryb przesyłania porcjowego (burst transfer mode)
magistrala zajmowana jest na czas całego transferu
tryb przechwyconych cykli (cycle stealing mode)
magistrala zajmowana jest na czas transmisji 1 porcji (bajtu lub słowa) informacji
pamięć
magistrala
procesor
DMA Układ we/wy urządzenie
sterowanie: A - przygotowanie DMA, B - żądanie dostępu, C - żądanie dostępu do
magistrali, D- zwolnienie magistrali, E - potwierdzenie dostępu, F - dostęp do
pamięci ( a - adres, d - dane)
Urządzenia zewnętrzne. Współpraca i
sterowanie
Bezpośrednia komunikacja z pamięcią - kanał DMA.
Tryby pracy:
tryb przesyłania porcjowego (burst transfer mode)
magistrala zajmowana jest na czas całego transferu
tryb przechwyconych cykli (cycle stealing mode)
magistrala zajmowana jest na czas transmisji 1 porcji (bajtu lub słowa) informacji
pamięć
magistrala
procesor
A
DMA Układ we/wy urządzenie
sterowanie: A - przygotowanie DMA, B - żądanie dostępu, C - żądanie dostępu do
magistrali, D- zwolnienie magistrali, E - potwierdzenie dostępu, F - dostęp do
pamięci ( a - adres, d - dane)
architektura komputerów w 1 26
1/25/2009
Urządzenia zewnętrzne. Współpraca i
sterowanie
Bezpośrednia komunikacja z pamięcią - kanał DMA.
Tryby pracy:
tryb przesyłania porcjowego (burst transfer mode)
magistrala zajmowana jest na czas całego transferu
tryb przechwyconych cykli (cycle stealing mode)
magistrala zajmowana jest na czas transmisji 1 porcji (bajtu lub słowa) informacji
pamięć
magistrala
procesor
A
DMA Układ we/wy urządzenie
B
sterowanie: A - przygotowanie DMA, B - żądanie dostępu, C - żądanie dostępu do
magistrali, D- zwolnienie magistrali, E - potwierdzenie dostępu, F - dostęp do
pamięci ( a - adres, d - dane)
Urządzenia zewnętrzne. Współpraca i
sterowanie
Bezpośrednia komunikacja z pamięcią - kanał DMA.
Tryby pracy:
tryb przesyłania porcjowego (burst transfer mode)
magistrala zajmowana jest na czas całego transferu
tryb przechwyconych cykli (cycle stealing mode)
magistrala zajmowana jest na czas transmisji 1 porcji (bajtu lub słowa) informacji
pamięć
magistrala
procesor
A
C
DMA Układ we/wy urządzenie
B
sterowanie: A - przygotowanie DMA, B - żądanie dostępu, C - żądanie dostępu do
magistrali, D- zwolnienie magistrali, E - potwierdzenie dostępu, F - dostęp do
pamięci ( a - adres, d - dane)
architektura komputerów w 1 27
1/25/2009
Urządzenia zewnętrzne. Współpraca i
sterowanie
Bezpośrednia komunikacja z pamięcią - kanał DMA.
Tryby pracy:
tryb przesyłania porcjowego (burst transfer mode)
magistrala zajmowana jest na czas całego transferu
tryb przechwyconych cykli (cycle stealing mode)
magistrala zajmowana jest na czas transmisji 1 porcji (bajtu lub słowa) informacji
pamięć
magistrala
procesor
A
C
DMA Układ we/wy urządzenie
D
B
sterowanie: A - przygotowanie DMA, B - żądanie dostępu, C - żądanie dostępu do
magistrali, D- zwolnienie magistrali, E - potwierdzenie dostępu, F - dostęp do
pamięci ( a - adres, d - dane)
Urządzenia zewnętrzne. Współpraca i
sterowanie
Bezpośrednia komunikacja z pamięcią - kanał DMA.
Tryby pracy:
tryb przesyłania porcjowego (burst transfer mode)
magistrala zajmowana jest na czas całego transferu
tryb przechwyconych cykli (cycle stealing mode)
magistrala zajmowana jest na czas transmisji 1 porcji (bajtu lub słowa) informacji
pamięć
magistrala
procesor
A
C
E
DMA Układ we/wy urządzenie
D
B
sterowanie: A - przygotowanie DMA, B - żądanie dostępu, C - żądanie dostępu do
magistrali, D- zwolnienie magistrali, E - potwierdzenie dostępu, F - dostęp do
pamięci ( a - adres, d - dane)
architektura komputerów w 1 28
1/25/2009
Urządzenia zewnętrzne. Współpraca i
sterowanie
Bezpośrednia komunikacja z pamięcią - kanał DMA.
Tryby pracy:
tryb przesyłania porcjowego (burst transfer mode)
magistrala zajmowana jest na czas całego transferu
tryb przechwyconych cykli (cycle stealing mode)
magistrala zajmowana jest na czas transmisji 1 porcji (bajtu lub słowa) informacji
pamięć
magistrala
procesor
Fd
Fa
A
C
E
DMA Układ we/wy urządzenie
D
B
sterowanie: A - przygotowanie DMA, B - żądanie dostępu, C - żądanie dostępu do
magistrali, D- zwolnienie magistrali, E - potwierdzenie dostępu, F - dostęp do
pamięci ( a - adres, d - dane)
Sterownik dysku z układem DMA
architektura komputerów w 1 29
1/25/2009
Kanał DMA. Układ kontrolera I8237
HRQ
HLDA
architektura komputerów w 1 30