TECHNIKUM ELEKTRYCZNE
IM.MJR HENRYKA SUCHARSKIEGO
W GORZOWIE WLKP.
PRACA DYPLOMOWA
TEMAT:
EMULATOR EPROMU
WYKONALI: Pod kierunkiem:
Maksymilian Jankowski mgr K. Kaźmierczyk
Marcin Cyran
Artur Kaczmarek
kl.Vc
GORZÓW WLKP.
1996/1997
Spis treści
Wstęp .................................................................................1
Ogólna zasada działania EMULATORA EPROMU .............2
Ideowy schemat:
a)EMULATORA EPROMU..............................................3
b)PŁYTKI STERUJĄCEJ................................................3
4. Opis układów użytych do EMULATORA EPROMU:
a) Ośmiobitowy port wejścia/wyjścia LS 245 ...................4
b) Pamięć EPROM 2764 ................................................5 c) Pamięć RAM ..............................................................6
Przerzutnik monostabilny UCY 74121N ......................7
e)Monolityczny układ scalony UCY 7400N ....................9
f) Dwukrotny przerzutnik typu J-K Master-Slave
z wejściami do zerowania UCY 74107......................10
Bramki NAND ...........................................................11
5. Schemat montażowy..........................................................12
a)płytka sterująca........................................................12
b)płytka z bramami......................................................13
c)płytka z RAM lub EPROM.........................................14
Spis elementów .................................................................15
Bibliografia ........................................................................16
1. WSTĘP
Nasza PRACA DYPLOMOWA składa się z dwóch części: z części praktycznej i teoretycznej.
Zadaniem naszej praktycznej części pracy dyplomowej było wykonanie EMULATORA EPROMU do szkolnej pracowni . Zadaniem naszego emulator jest możliwość korzystania z niego przez dwa niezależne systemy mikroprocesorowe.
Część teoretyczna składa się z opisu budowy i sposobu działania tego urządzenia.
2. Ogólna zasada działania EMULATORA EPROMU
Emulator epromu posiada dwa wyjścia, do których mogą być podłączone dwa niezależne systemy mikroprocesorowe. Każde z wyjść zawiera dwadzieścia cztery wyprowadzenia, z czego osiem służy do transmisji danych, szesnaście do wprowadzenia adresu do epromu. Jednocześnie z epromu nie mogą korzystać w tym samym czasie obydwa systemy, dlatego też zastosowano układy LS 245, w celu odpowiedniego sterowania połączeniami i niedoprowadzenia do powyższego stanu. Układy te odcinają EPROM od systemów oraz wybierają kierunek transmisji. Wiadomo, że zapisany EPROM nie może odczytywać danych, a jedynie można je z niego odczytywać, dlatego też kierunek transmisji danych można z góry ustalić. A zatem na układy LS 245 odpowiadające za przepływ danych, podajemy na nóżkę pierwszą stan wysoki. Tak samo dzieje z adresami, jednak na nóżkę pierwszą ich LS 245 podajemy stan niski. Ponieważ, układ jest niesymetryczny po drugiej stronie postępujemy odwrotnie. EMULATOR EPROMU wymaga zewnętrznego układu sterowania do ustalania potencjału na nóżkę dziewiętnastą odpowiedzialną za stan impedancji układów LS 245. Układ sterowania składa się z licznika 74121, który jest odpowiedzialny za podanie impulsu na licznik dwójkowy 74107. Impuls ten pojawi się gdy włączymy włącznik. Z wyjść licznika 74107 pobierane są dwa stany, które zależą od stanu licznika dwójkowego. Kolejne zwarcie włącznika powoduje zmianę stanu na przeciwny. Zadaniem bramek jest odpowiednie dostosowanie sygnału do wskaźników diodowych oraz do układu LS 245.
Ideowy schemat:
a) EMULATORA EPROMU.
b) PŁYTKI STERUJĄCEJ
Opis układów użytych do EMULATORA EPROMU:
a) Ośmiobitowy port wejścia/wyjścia LS 245
Monolityczny układ scalony LS 245 pełni funkcję ośmiobitowego portu wejścia/wyjścia. Układ zawiera bramki logiczne i przerzutnik umożliwiające wybór układu przerwań dla systemu mikroprocesora. Układ ma osiem wejść danych , osiem wyjść danych B0-B7,wejście CE odpowiadające za przesyłanie danych z A0-A7 do B0-B7 bądź odwrotnie. Za kierunek przesyłania informacji odpowiada wejście T. Oczywiście jak każdy układ scalony zawiera nóżkę do której podłączamy zasilanie i nóżkę przeznaczoną do masy.
Dwa układy połączone jak na rysunku mogą być stosowane do symetrycznego sterowania dwukierunkowej szyny danych. Wejście CE określa stan przepływności układu. Natomiast wejście T określa kierunek przepływu informacji. Gdy dla pierwszego układu T=1 i CE=0 to informacja z wejść pierwszego układu jest przekazywana bezpośrednio na wyjście (A0-B0;A1-B1;...;A7-B7).W tym czasie wyjścia układu znajdują się w stanie dużej impedancji uniemożliwiając przedostanie się sygnału w przeciwną stronę niż z lewej na prawą. Natomiast gdy T=0 i CE=0 , to informacja jest przesyłana z wyjść B do wejść A (B0-A0;B1-A1;...;B7-A7). Oznacza to przepływ danych z prawej strony na lewą.
b) Pamięć EPROM 2764.
Rodzina pamięci ROM charakteryzuje się tym, że dane , w odróżnieniu od pamięci RAM można jedynie odczytywać. Pamięci ROM dzielą się na :
- ROM
- PROM
- EPROM
- EEPROM
Zawartość pamięci ROM jest zapisywana przy produkcji jej układu. Użytkownik nie ma wpływu na jej zawartość i nie może jej zmienić ani skasować. Dane zapisywane są na stałe w postaci fizycznej , tzn. bity ustawiane są przez odpowiednio połączone układy wewnątrz układu.
Pamięci stałe programowalne PROM. Zapis zawartości odbywa się przez użytkownika za pomocą specjalnego programatora; również w typie pamięci, jak w ROM , nie jest możliwa zmiana raz wpisanego programu, gdyż podczas programowania takiej pamięci zostały przepalone mikro obwody scalaka.
Pamięć stale reprogramowalna EPROM. Programowanie pamięci dokonuje użytkownik za pomocą specjalnego , jednak w tym typie pamięci możliwa jest zmiana wpisanego programu. Zawartość pamięci
można wymazać przez naświetlenie promieniami ultrafioletowymi , po czym możliwe jest jej ponowne zaprogramowanie .
Pamięć EEPROM różni się od pamięci EPROM tym , że proces kasowania polega na podaniu odpowiedniego napięcia na nóżkę ,a nie jak to było w EPROMIE naświetlenie go promieniem ultrafioletowym.
Sposób programowania pamięci EPROM 2764:
Po "rozprogramowaniu" zawartości pamięci przez oświetlenie go promieniami ultrafioletowymi należy podać na OE jedynkę (nóżka 22) i na wejście CE podać zero (nóżka 20) .Do wejść adresowych podać żądaną liczbę adresu (A0-A12) , a na wyprowadzenia danych (D0-D7) podać liczbę jaka ma się znaleźć w podanym adresie. Do tak przygotowanego układu należy podać wysokie napięcie na nóżkę pierwszą (Vpp) o wartości 25 V by zapamiętać daną.
Sposób odczytywania zapisanych wcześniej danych:
Na wejścia adresowe należy podać żądany adres. Na wejście CE podajemy stan wysoki , a na OE stan niski wtedy na wyprowadzeniach D0-D7 pojawią się zapamiętane uprzednio dane.
c) Pamięci RAM
Inną rodziną pamięci są pamięci typu RAM. Różnica pomiędzy pamięciami RAM i ROM jest taka , że pamięć RAM można wielokrotnie zapisywać i odpisywać bez kasowania jej zawartości. Wadą takiej pamięci jest fakt , że po odłączeniu od niej zasilania cała zawartość jest tracona.
Pamięci zapisywalne typu RAM dzieli się na:
- pamięci statyczne,
- pamięci dynamiczne.
Podział ten wynika z technologii układów scalonych, wpływającej jednak w sposób istotny na sposób wykorzystania pamięci. Pamięć statyczna jest zbudowana z zespołu przerzutników , których czas pamiętania jest nieograniczony (oczywiście , jeżeli jest napięcie zasilania). Natomiast elementem pamiętającym w pamięci dynamicznej jest kondensator sterowany tranzystorem MOS. Kondensator naładowany do pewnego napięcia - wcześniej czy później rozładuje się . Dlatego też, aby pamięć dynamiczna nie traciła swojej zawartości, należy zapewnić tzw. odświeżenie-polegające na podaniu odpowiednich impulsów (które powodują odczytanie i ponowne zapamiętanie zawartości, niewidoczne dla użytkownika) na specjalne wejście. Wymaga to (dla większości mikroprocesorów) budowania specjalnego układu generującego impulsy odświeżające . Nie ma tego problemu przy stosowaniu mikroprocesora Z-80 , który sam wytwarza impulsy odświeżające . Pamięci dynamiczne mają zwykle większą pojemność jednego układu scalonego niż pamięci statyczne i mają niższą cenę (w przeliczeniu na 1 bit) , ale stosowanie ich jest na pewno bardziej kłopotliwe.
d) Przerzutnik monostabilny UCY74121N.
Monolityczny układ scalony UCY74121N zawiera przerzutnik monostabilny wyzwalany dodatnim lub ujemnym zboczem przebiegu wejściowego. Przerzutnik jest wyzwalany ujemnym zboczem sygnału przyłożonego na jedno lub oba wejścia A1,A2 jeśli na wejściu B jest stan wysoki. Wyzwalanie przerzutnika przyłożonego na wejście B następuje gdy na jednym lub obu wejściach A1, A2 występuje stan niski.
W obwodzie wejścia B zastosowano układ Schmitta , dzięki czemu przerzutnik może być wyzwalany sygnałem wolnozmiennym o szybkości narastania nie mniejszej niż 1V/s przy zachowaniu typowej wartości (1.2 V) odporności na zakłócenia , natomiast szybkość opadania zbocza impulsu wyzwalającego na wejściach A1,A2 powinna być nie mniejsza niż 1 V/ us. Typowa wartość napięcia histerezy dla wejścia B wynosi Uh=U(t+)-U(t-)=0.2V.
Czas trwania impulsu wyjściowego jest niezależny od sygnału wyzwalającego i jest określony tylko przez wartości użytych elementów Ct Rt zgodne z zależnością tw=Cr Rt ln2. Czas trwania impulsu wyjściowego może zmieniać się w zakresie 40ns do 40s.
Układ scalony UCY 74121N ma wewnętrzną rezystancję R=2KOhm , włączono między wyprowadzeniem 9 i 11.
Bez elementów zewnętrznych ale przy wykorzystaniu rezystora
wewnętrznego (połączone wyprowadzenie 9 z 14 i wyprowadzenia 10 i 11 otwarte) otrzymuje się typowy czas trwania impulsu wyjściowego tw=30ns. Aby otrzymać impuls wyjściowy o większym czasie trwania należy dołączyć kondensator zewnętrzny pomiędzy wyprowadzenie 10 (plus) i wyprowadzenie 11 .
Impulsy wyjściowe o zmienionym płynnie czasie trwania można uzyskać włączając potencjometr pomiędzy wyprowadzenia 9 i 14 .
Aby otrzymać impulsy wyjściowe o dużej dokładności i stabilności czasu trwania należy włączyć wysokostabilny rezystor Rt pomiędzy wyprowadzenia 11 i 14 oraz zewnętrzny wysokostabilny kondensator Ct między wyprowadzenia 10 i 11 . Wyprowadzenie 9 pozostaje otwarte.
Monolityczny układ scalony UCY 7400N
Monolityczny układ scalony zawierający bramki spełniające funkcję negacji iloczynu zmiennych wejściowych, oznaczoną w skrócie jako I-NIE. Stan wysoki (1) na wszystkich wejściach powoduje wystąpienie stanu niskiego (0) na wyjściu, natomiast stan niski (0) na jednym lub wielu wejściach wywołuje stan wysoki (1) na wyjściu.
f) Dwukrotny przerzutnik typu J-K Master-Slave z wejściami do zerowania UCY 74107N.
Układ scalony UCY 74107N zawiera dwa niezależne od siebie przerzutniki typu J-K Master-Slave wyzwalane dodatnim impulsem . Każdy przerzutnik ma wejście zegarowe T , wejścia programujące J , K , asynchroniczne wejście zerowania R oraz komplementarne wyjścia Q i Q . Przesuwanie informacji przerzutników jest sterowane impulsem zegarowym według następującej sekwencji :
1 - izolacja układu Master od układy Slave
2 - wprowadzenie informacji z wejść programujących J , K do układu Master
3 - izolacja układu Master od wejść programujących J , K
4 - przesunięcie informacji z układu master do układu Slave.
W ten sposób informacja z wejść programujących J , K jest wprowadzana na wyjścia Q synchornicznie z opadającym zboczem impulsu zegarowego .
Dla stanu J=K=H przerzutnik zmienia stan po każdym impulsie zegarowym , pełniąc funkcję dwójki liczącej. Działanie logiczne przerzutnika określa tabela stanów.
Układ ten jest produkowany w obudowie plastykowej.
g) Bramki typu NAND
Bramki I-NIE spełniają funkcję negacji iloczynu zmiennych wejściowych.
__
Y=AB
Bramki I-NIE mają podwójne oznaczenie wynikające z praw de Morgana , zgodnie z którymi funkcję dwuwejściowej bramki można zapisać w następujący sposób:
__ _ _
Y=AB=A+B
Bramki I-NIE (NAND) są produkowane w monolitycznych układach scalonych (np. UCY 7401N). Najczęściej zawierają one cztery dwuwejściowe bramki z otwartym obwodem kolektora tranzystora wyjściowego.
5. Schemat montażowy.
a) Płytka sterująca.
b) Płytka z bramami
Płytka z RAM lub EPROM
6. Spis elementów:
7. Bibliografia.