WOJSKOWA AKADEMIA TECHNICZNA

 

 

Laboratorium Podstaw Technologii Komputerowych

 

 

              prowadzący: mgr inż. Józef Turczyn                           

 

 

              grupa:   I9Y4S1

               

             

                            student: Wojciech Węgrecki

 

             

 

 

Sprawozdanie z pracy laboratoryjnej: T3

 

TEMAT: Badanie bramek logicznych DTL i inwertora CMOS.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Podpunkt 3.2

Pomiar parametrów dynamicznych bramki logicznej DTL.

 

I. UKŁAD POMIAROWY.

*cyfry w kółeczkach oznaczają numery nóżek, do których były podłączone dane punkty w naszym układzie laboratoryjnym

              Plan wykonania ćwiczenia:

 

1. Ustawiłem i zmierzyłem napięcie zasilania zgodnie z wartościami podanymi przez prowadzącego ćwiczenie. Napięcie to wynosiło: Vcc=+5V.

2. Na panelu zmontowałem układ pomiarowy jak na rys. 3.2.

3. Do wyjścia F układu z rys. 3.2 podłączyłem kanał B oscyloskopu.

4. Do wejścia A dołączyłem generator impulsów prostokątnych o amplitudzie UG=+5V oraz kanał A oscyloskopu

5. Podając na wejście B 0 logiczne (0.0V) i 1 logiczną (5.0V) oraz mierząc napięcie wyjściowe UF sprawdziłem działanie bramki NAND
6. Wyjmując zworę J2 - i zarazem odłączając rezystor RB2=5.1K zauważyłem, że czas propagacji zbocza tpLH znacznie wzrósł: z początkowego 0,52µs (przy założonej zworze J2) do 3,1µs (zwora J2 wyjęta)-inne wyniki przedstawiłem w tabeli 3.3.

7. Do wyjścia F podłączyłem obciążenie RL=1k, CL=56pF i zaobserwowałem dwukrotne zmniejszenie napięcia wyjściowego co obrazuje rysunek 3.2a(wersja z obciążeniem).

 

 

                          

WNIOSKI:

             

Układ oparty na bramce NAND DTL działa podobnie jak układ oparty na bramce AND DTL, z tym, że na wyjściu F odwraca sygnał odpowiednio z wartości logicznej 1 na 0 i analogicznie z 0 na 1.

Podczas doświadczenia na wejścia A i B podawano odpowiednio napięcia UA i UB zgodnie z informacjami zawartymi w tabeli 3.4.

Po wyjęciu zworki J2, które wiąże się z wykluczeniem rezystora RB2 z układu można było zaobserwować znaczny wzrost czasu propagacji zbocza tpLH z 0,52 mikros do 3,1 mikros. Stało się tak w skutek działania tranzystora, który z powodu braku rezystancji pochodzącej z rezystora RB2 nie miał możliwości rozładowania i tym samym wydłużył czas propagacji zbocza tpLH. W sytuacji gdy zworka J2 jest wpięta sytuacja ta nie może mieć miejsca - tranzystor traci część swojego ładunku za sprawą rezystora.

      Z ostatniego punktu ćwiczenia widać, że podłączenie dodatkowego obciążenia RL obniża napięcie Uo o połowę.

 

 

 

Podpunkt 3.4

Pomiar parametrów dynamicznych inwertora CMOS.

 

1. UKŁAD POMIAROWY.

T1=VP2206

T2=VN2224

UDD=4.0V

UGEN=4.0V

             

Plan wykonania ćwiczenia:

1. Przed rozpoczęciem montażu układu z rys. 3.4 ustawiłem napięcie UDD=+4V i wyłączyłem zasilacz.

2. Na panelu podłączyłem układ pomiarowy jak na rys. 3.4.
3. Inwertor działa poprawnie dla UI=+4V. Jego działanie obrazuje rys. 3.4a.
4. Do wyjścia F dołączyłem obciążenie RL=1K, CL=56pF. Zmiany w wyniku podłączenia obciążenia były niezauważalne.

 

---