programowalny dzielnik częśtotliwości, Studia, Informatyka, Semestr III, Teoria Układów Cyfrowych, Laboratorium, lab3


Celem tego ćwiczenia było stworzenie programowalnego dzielnika częstotliwości, mogącego pracować w następujących konfiguracjach:

W każdym przypadku wypełnienie sygnału miało wynosić ½. Naszym pomysłem na zrobienie takiego zadania było stworzenie licznika synchronicznego, co zapewnia od razu dzielenie przez 2, 4 i 8. Aby dokonać dzielenia przez 6 postanowiliśmy ustawić tak wejścia asynchroniczne przerzutników, aby pracował on jako licznik zliczający od 001 do 110, dzięki czemu na ostatnim przerzutniku uzyskuje się żądany podział częstotliwości. Aby zapewnić takie zliczanie dla odpowiedniego stanu wejść programujących ustawianie wejść asynchronicznych zostało, zbramkowane z wejściami programującymi, w ten sposób, że kiedy jest na nich inny sygnał niż programujący licznik, jako dzielący przez 6, to zlicza on „normalnie” tzn. od 000 do 111. Wszystkie wyjścia licznika wchodzą na wejścia danych multipleksera, a wejścia programujące wchodzą na wejścia adresowe tego multipleksera. Dzięki temu rozwiązaniu na wyjściu multipleksera uzyskujemy pożądany sygnał. Poniżej znajduje się zaprojektowany przez nas schemat układu:

0x01 graphic

Można zaważyć, że bramki znajdujące się poniżej przerzutników na schemacie stanowią właściwie Multiplekser 4 bitowy, a ponieważ na laboratoriach multiplekser był dostępny użyliśmy go (oczywiście zmusiło nas to do osobnego wyprowadzenia sygnału na bramkę ustawiającą pierwszy przerzutnik i resetującą 2 pozostałe, ale i tak konstrukcja układu w tym przypadku okazała się prostsza). Kolejną zmianą, jaką musieliśmy zastosować było tutaj użycie innego typu przerzutników. Do dyspozycji mieliśmy przerzutniki typu D i w przerzutniki typu JK. Ponieważ podłączenie wyjścia 0x01 graphic
przerzutnika D na wejście D, powoduje, że działa on tak jak przerzutnik typu T, z podłączoną na wejście jedynką logiczną, to właśnie taką konstrukcję zastosowaliśmy dla pierwszego przerzutnika. Kolejne 2 uzyskaliśmy łącząc razem wejścia JK, dzięki czemu uzyskaliśmy przerzutnik typu T. Ponieważ przerzutniki JK były wyzwalane innym zboczem niż przerzutnik typu D, zmuszeni byliśmy także zanegować sygnał zegarowy przerzutników JK. Poniżej znajduje się schemat zbudowanego przez nas układu:

0x01 graphic

Po zmontowaniu układ działał zgodnie z założeniami.



Wyszukiwarka

Podobne podstrony:
podsekcja radzio, Studia, Informatyka, Semestr III, Teoria Układów Cyfrowych, Laboratorium, lab4
Niezawodność i diagnostyka układów cyfrowych, Studia, PWR, 4 semestr, Niezawodność i diagnostyka ukł
fizykawyklady 1 i 2, Informatyka - studia, Fizyka, semestr III
Zad1, Studia, WAT Informatyka 2, semestr III, Statystyka matematyczna
Zad3, Studia, WAT Informatyka 2, semestr III, Statystyka matematyczna
Zad8, Studia, WAT Informatyka 2, semestr III, Statystyka matematyczna
Zad6, Studia, WAT Informatyka 2, semestr III, Statystyka matematyczna
Zad10, Studia, WAT Informatyka 2, semestr III, Statystyka matematyczna
Zad7, Studia, WAT Informatyka 2, semestr III, Statystyka matematyczna
Zad12, Studia, WAT Informatyka 2, semestr III, Statystyka matematyczna
Zad5, Studia, WAT Informatyka 2, semestr III, Statystyka matematyczna
Zad4, Studia, WAT Informatyka 2, semestr III, Statystyka matematyczna
Zad9, Studia, WAT Informatyka 2, semestr III, Statystyka matematyczna
Zad2, Studia, WAT Informatyka 2, semestr III, Statystyka matematyczna
Rafał Polak 12k2 lab8, Inżynieria Oprogramowania - Informatyka, Semestr III, Systemy Operacyjne, Spr
Metodologia?dań psychologicznych Psychologia Studia Zaoczne semestr III WSFIZ 12
Materiały ceramiczne ćw.1 mini, Studia, ZiIP, SEMESTR III, Materiały Ceramiczne (MC)
sciśliwość gruntu, STUDIA, Polibuda - semestr III, Mechanika gruntów, Sprawozdania
PROGRAMOWALNY DZIELNIK CZĘSTOTLIWOŚCI

więcej podobnych podstron