126 127

126 o

Rys. 4.24. Zwiększanie prądu wyjściowego: w stanie 1 (a) i w stanie O (b)

Moc rozpraszana Pp przez układ CMOS aa trzy zasadnicze składowa. Są to:

1    - moc strat wynikająca z prądu upływu;

2    - moc tracona w wyniku przeładowywania pojemności obciążenia;

3    - moc tracona w wyniku przepływu prądu przez oba tranzystory komplemen

tarne w chwili przełączania.

Składowa pierwsza charakteryzuje pobór mocy w warunkach statycznych 1 jest proporcjonalna do napięcia zasilania i złożoności układu. Typowa wartość dla układów małej integracji (SSI) przy Oj = 10 V wynosi P_g= 5VlO nW.

Składowa druga wynika z faktu, że energia zgromadzona w kondensatorze jest równa j CU². Na jeden okres przypadają dwa przeładowania, a więc energia na jednostkę czasu (czyli moc) wynosi 2* j CU²* y = CU²!. Ponieważ poziomy logiczne równe są napięciom zasilającym, więc moc tracona na przeładowywanie pojemności obciążenia Jest proporcjonalna do wartości pojemności, częstotliwości przełączania i kwadratu napięcia zasilającego.

Składowa trzecia Jest to moc typu U*I, wydzielana w wyniku jednoczesnego przepływu prądu przez oba komplementarne tranzystory tworzące inwer-tor łub występujące w bardziej złożonych bramkach. Z prądowej charakterystyki przełączania (rys. 4.23) wynika, że prąd drenu płynie w czasie, gdy napięcie wejściowe zawarte jest w przedziale ^UTN * ^UI ^<UZ - I ^UTP ) *    “°^c

rozpraszana w wyniku przepływu tego prądu będzie zależała od czasu narastania (opadania) i częstotliwości napięcia Uj.

Z uwagi na to, że moc typu U*I (składowa trzecia) jest liniowo zależna od częstotliwości, podobnie jak CU²!, można wprowadzić pewną umowną pojemność Cp_D (PD = Power Dissipation) charakteryzującą moc rozpraszaną przez nieobciążoną bramkę, tzn. moc traconą w związku z przełączaniem bramki i przeładowywaniem Jej pojemności wewnętrznej. Pojemność Cpjj jest podawana i w katalogach.

Tak więc, całkowita moc rozpraszana w układzie CMOS obciążonym pojemnością C^ wynosi

^PD ^{= P}S ⁺ ^°PD ^{+ C}L^^UZ* ^f

i nie powinna przekraczać 500 mW na Jeden układ scalony.

4.2.4. Czas przełączania i propagacji

Charakterystyki czasowe przebiegów w sieci logicznej CMOS można oszacować bez trudu, pamiętając, że każdy układ CMOS stanowi obciążenie praktycznie czysto pojemnościowe.    ^:5

Z kształtu charakterystyk tranzystorów MOS (rys. 4.19c) wynika, że w czasie przełączania napięcie na pojemności obciążenia zmienia się z początku liniowo, z uwagi na prądowy charakter źródła. Następnie przebieg zaokrągla się, gdyż przy U_DS— O charakterystyka tranzystora MOS Jest zbliżona do charakterystyki opornika. Przebiegi w układach CMOS mają więc kształt wyraźnie trapezowy, o czasach narastania i opadania zboczy impulsów znacznie większych niż w układach TTL, co zmniejsza groźbę pojawiania się pasożytniczych oscylacji w liniach łączących poszczególne układy czy urządzenia, w porównaniu z układami TTL.

Przy wzroście 0_Z, a więc również 0_IH i Uqh’ bramka CMOS musi przeładowywać pojemność obciążenia w większym zakresie napięciowym. Ponieważ jednak prąd wyjściowy rośnie z kwadratem napięcia wyjściowego    (porównaj

p. 4.2.1), więc ze wzrostem napięcia zasilania czasy narastania, opadania i propagacji maleją. Typowy czas propagacji bramki BAND CMOS wynosi przy U_z = 5 V około 50 ns, zaś przy U_z = 10 V maleje do około 30 ns.

Zależność czasu propagacji od pojemności obciążenia i napięcia zasilania podawana jest w katalogach w postaci graficznej, jako uzupełnienie danych liczbowych określających gwarantowany czas propagacji przy typowych napięciach zasilania (5, 10, 15 V) i ustalonej pojemności obciążenia (15pF dla serii 4000, 50 pF dla serii 74 C).

Z powyższego wynika ścisła zależność pomiędzy szybkością działania a obciążeniem układów CMOS. W odróżnieniu od układów TTL, obciążalność wyjściowa (fan out), -wynikająca z dopuszczalnej obciążalności prądowej, nie ma tu istotnego znaczenia ze względu na wielką oporność wejściową. Rzeczywista obciążalność wyjściowa wynika z wymagań odnośnie szybkości działania układu i mocy strat, limitującej od góry napięcie zasilania.

4.2.5. Odporność szumowa

Typowa wartość marginesu szumów układów CMOS wynosi 45;’S napięcia zasilającego. Tak wysoka odporność szumowa wynika z faktu, że U_QH « U, i U_0L=« 0 V, zaś przesunięcie strefy przełączania w typowej charakterystyce przejściowej w stosunku do punktu 0,5 0^ Jest rzędu 5, .

Rozrzuty parametrów wynikające z procesu technologicznego oraz różnorodność dopuszczalnych warunków pracy powodują, że gwarantowany przez producentów margines szumów jest mniejszy. Dla serii 4000 g-.varantuje się

^U0L max = °’⁰¹ V- ^U0H min = ^UZ " °'^{01 V}-    % = °>3 ^UZ

zaś dla serii 740

"oL ma* = O*^{1 V}*

U,

OH min

U₇ - 0,1 V,

U_N = 1 V

^•2.6. Bramka transmisyjna

Bardzo ważnym elementem zarówno układów cyfrowych jak i analogowych jest bramka transmisyjna (Transmission Gate). Nie j-.st to funktor lojicz-