128 129

ua

Rys. 4.25. Schemat (a) i spotykane symbole (b), (c) bramki transmisyjnej ny 1 dlatego omawiamy (ją oddzielnie,, ale tylko w aspekcie zastosowań cyfrowych.

Schemat 1 spotykane symbole bramki transmisyjnej podane są na rys. 4.25. Bramka składa się z dwóch komplementarnych tranzystorów UOS połączonych równolegle.

Rys. 4.26. Dwukierunkowy klucz zbudowany przy użyciu bramki transmisyjnej CMOS

Bramka rozłącza wejście 1 wyjścia (oporność przejścia >    ), Jeżeli

= U_z oraz tJgg * 0. Połączenia wejścia z wyjściem następuje, gdy u_G1 = 0 oraz ^UG2 = ^CZ (oporność przejścia rzędu kilkuset Q ). Jeżeli napięcie wejściowe Jest bliskie Ug, przewodzi tranzystor FMOS. Tranzystor NMOS Jest wtedy odcięty, gdyż

%S^<DTN ^{oraz U}DS ^{< U}TN" ^{Z k0l9i}> P^rz7 napięciu wejściowym bliskim zera przewodzi tranzystor NMOS, zaś FMOS- jest odcię

ty.

. Sterując bramką transmisyjną poprzez inwertor, otrzymujemy dwukierunkowy wyłącznik bezstykowy (Bilateral Switeh), w którym pojęcie wejścia i wyjścia Jest czysto umowne (rys. 4.26).

4,2.7. Bramka trójstanowa    -

Umieszczając na wyjściu dowolnego elementu logicznego CMOS bramkę transmisyjną otrzymujemy element trójstanowy (TRI-STATE). Tego typu rozwiązanie w zastosowaniu do lnwertora pokazano na rys. 4.27a. Ten sam efekt można również uzyskać poprzez sterowaną separację danego elementu od linii zasilających, jak na rys. 4.27b. Sterowanie elementami separującymi odbywa się tutaj poprzez dwa ińwertory połączone kaskadowo, a nie jeden jak na rys. 4.26. Ma to na celu zagwarantowanie wejściu zezwalającemu (łfaable) obciążalności wejściowej równej 1 (na rys. 4.26 wejście sterujące ma fan-in = 1.5).

o

Rys. 4.27* Inwertor CMOS TRI-STATE: a) z bramką transmisyjną, b) z separacją od linii zasilających

4.2.8. Układy LOCMOS

Dalszym krokiem w doskonaleniu układów scalonych MOS było wprowadzenie układów LOCMOS (Locally Ozidised CMOS) równoważnych funkcjonalnie i ko licówko wo układom CMOS serii 4000.

LOCMOS

Rys. 4.28. Dwuwejściowa bramka NOR LOCMOS