Image143

rys. 4.91. Impuls „start” powoduje wpisanie informacji do rejestru i odblokowanie bramki B. Informacja zapamiętana w rejestrze jest wyprowadzana bit po bicie (Wy) w takt impulsów przebiegu C. Po N impulsach przebiegu C informacja jest wyprowadzona z rejestru w postaci szeregowej, a bramka B ponownie zablokowana.

Rys. 4.91. Układ do równoległego wprowadzania i szeregowego wyprowadzania informacji

Na rysunku 4.92a przedstawiono schemat ideowy innego, prostszego układu zamiany informacji wprowadzonej równolegle na informację wyprowadzaną

	A	8	C	D	[	F	G	H	J
Zen	1	0	0	0	0	0	0	0	0
m rótvn	1	0	0	0	0	0	0	0	0
i	0	1	0	0	0	0	0	0	0
2	0	0	1	0	0	0	0	0	0
3	0	0	0	1	0	0	0	0	0
4	0	0	0	0	/	0	0	0	0
5	0	0	0	0	0	1	0	0	0
6	0	0	0	0	0	0	1	0	0
7	0	0	0	0	0	0	0	1	0
8	0	0	0	0	0	0	0	0	1

Rys. 4.92. Układ do równoległego wprowadzania i szeregowego wyprowadzania informacji

szeregowo. Zastosowany rejestr szeregowy powinien zawierać o jeden przerzut-nik więcej, niż liczba bitów informacji wejściowej. Działanie układu wyjaśnia tabelka na rys. 4.92b. Po wyzerowaniu rejestru, przyjmuje on następujące

153