163 2

320

sumator muszą mieć po 2n bitów. Znacznie dogodniejszy układ można uzyskać na podstawie następującego wzoru:

n-1

ⁿ 1 2ⁿ B

Z *. ■ - E — ■.

L—-    ^e—‘    _n-1

i=0

i=0

2ⁿ 3 a,

-    * 2ⁿ B a,

+ 2“ B a.

+ 2" B a.

n-1

(8.6)

Zmienna pomocnicz R2 jest teraz zbędna, bo B jest na stałe przesunięte o n pozycji w lewo. Odpowiadająca temu wzorowi sieć działań układu sterującego i układ operacyjny są przedstawione na rys.8.10.

Rejestry i sumator mają tu tylko po n bitów; w miarę przesuwania w prawo zawartości rejestru R1 na opróżnione miejsce wchodzi wynik C.

Proponujemy Czytelnikowi, w charakterze ćwiczenia, zaprogramowanie uniwersalnego procesora mikroprogramowanego z rys.8.4a do współpracy z poszczególnymi wersjami układu sterującego z rys.8.8b, 8.9, 8.10.

Powyższe przykłady (szczególnie ostatni) wskazują. że przy projektowaniu specjalizowanych systemów cyfrowych, równolegle z opracowaniem algorytmu pracy generowana jest sprzętowa struktura systemu. Pożądane jest, aby generowanie struktury i algorytmu-działania układu odbywało się w sposób systematyczny, tak aby struktura ta odzwierciedlała poszczególne etapy rozumowania prowadzącego do algorytmu.

8.4. Informacja o zadaniach

Praca [6], zestaw zadań w rozdz. 2.2.5 i 2.3.6.

stop    c

Rys.8.10. Układ mnożący z przykładu 8.2 (trzecia wersja)