04 (107)

w stanie logicznym 1. Jest to

z nia wykorzystanymi wejściami

Medy Dl i D2 dołączone do wejść bramki tłumią oscylacja

pobiegają powstawaniu ujemnych napis- o wartości większej niż o!:. 0,5V. Dioda D3 zabezpiecza układ przed jednoczesnym silnym wyate-rcwani em tranzystorów ‘wyjściowych l'y i T, przy przejściu od stanu L do H (lub od li do L) na wyjściu bramki. Ponadto dioda D3 zabezpiecza złączj baza-eciter tranzystora przed przebiciem w przypadku podłączenia wyjścia bramki przez rezystor do napięcia wyższego niż U_cc. Przeciwsobna konfiguracja stopnia wyjściowego została zastosowana dla uzyskania małej rezystancji wyjściowej bramki zarówno dla stanu niskiego (l)_} jak i wysokiego (H) r.a wyjściu.

Dzięki tomu szybkość przełączania branki w niewielkim stopniu zależy od pasożytniczych pojemności obciążających wyjście branki.

lii li lii lii iii LsJ lżI

GND

Układ scalony UCY 7400 zawiera cztery niezależne dwuwejśeiowe branki RAND. Układ wyprowadzeń elementu UCY 7400 przedstawia rys, 1.3.

Rys.1.3. Układ wyprowadzeń elementu UCY 7400 (widok z góry

Oprócz bramek NA1ID w ramach serii 74 produkcwina są -bromki typu NOR (LUB-HIS), AND (i), CR (LU3), 3xcls;sive-O?./.liB0suma

moduł o dwaj oraz AMD-CIt-INVERT (i-LUB-Ri:

Poniżej zestawiono podstawowe parametry statyczne i dynaciczr...; bramek TTL.

Parametry statyczne:

U_cc - napięcie zasilania U_TH - napięcie wejściowe w stanie 1 Ujl - napięcie wejściowe w stanie 0 Uq,, - napięcie wyjściowe w stanie 1 U_QL - napięcie wyjściowe w 3tar.ie 0 Im - prąd wejściowy w stanie 1 IlL " ^prąd wejściowy w stanie 0 ^I0H " P^r;1^d wyjściowy w stanie 1 I_0L - prąd wyjściowy w stanie 0 I_os - prąd wyjściowy zwarcia