04 (107)

w stanie logicznym 1. Jest to

z nia wykorzystanymi wejściami

Medy Dl i D2 dołączone do wejść bramki tłumią oscylacja

pobiegają powstawaniu ujemnych napis- o wartości większej niż o!:. 0,5V. Dioda D3 zabezpiecza układ przed jednoczesnym silnym wyate-rcwani em tranzystorów ‘wyjściowych l'y i T, przy przejściu od stanu L do H (lub od li do L) na wyjściu bramki. Ponadto dioda D3 zabezpiecza złączj baza-eciter tranzystora przed przebiciem w przypadku podłączenia wyjścia bramki przez rezystor do napięcia wyższego niż U_cc. Przeciwsobna konfiguracja stopnia wyjściowego została zastosowana dla uzyskania małej rezystancji wyjściowej bramki zarówno dla stanu niskiego (l)_} jak i wysokiego (H) r.a wyjściu.

Dzięki temu szybkość przełączania branki w niewielkim stopniu zależy od pasożytniczych pojemności obciążających, 'wyjście branki.

Układ scalony UCY 7400 zawiera cztery niezależne dwuwejscio.v branki NAND. Układ wyprowadzeń elementu UCY 7400 przedstawia rys,

1.3.

uinii iii iii iii lii lir

GND

Rys.1.3. Układ wyprowadzeń elementu UCY 7400

Oprócz branek NAIJD w ranach serii 74 produkowane są bramki typu uoa (LUB-HIS), Alm (i^-), CR (lub), 3xęlusive-OP./.aBO, suma no duło dwa] oraz AND-G3-IKVEHT (l-LU3-uIz).

Poniżej zestawiono podstawowe parametry statyczne i ^ynamczne bramek TTL.

Parametry statyczne:

U_cc - napięcie zasilania U_IR - napięcie wejściowe w stanie 1 Uj_L - napięcie wejściowe w stanie 0 U₀,;    - napięcie wyjściowe w stanie 1

U_QL - napięcie wyjściowo w stanie 0 I_IH - prąd wejściowy w stanie 1 I_IT - prąd wejściowy w 3tanie 0 %    - prąd wyjściowy w stania 1

^X0L " ^{prąd v,}y3ściowy w stanie 0 ^I03 " ^prąd "Yiściowy zwarcia