9 (1358)

Rys. 7.15. Schemat przetwornika A/C z bezpośrednim porównaniem równoległym

Rezystory dzielnika /?,, R^ oraz R są tak dobrane, aby napięci \ogów sąsiednich komparatorów różniły się o wartość odpowiadającą analogowemu równoważnikowi najmniej znaczącego bitu (1 LSB). Układ składa się z tylu komparatorów, ile poziomów kwantowania ma przetwornik, czyli (2" - 1) komparatorów w przypadku przetwornika n -bitowego.

I

!

,Q>

5

I

Przy określonej wartości przetwarzanego napięcia Ł/_; w komparatorach o napięciach progu mniejszych od U_/ występują na wyjściach stany logiczne 1, a w pozostałych — o progach większych od U, — stany logiczne 0. Ponieważ wszystkie komparatory zmieniają stan logiczny równocześnie, więc proces przetwarzania składa się tylko z jednego kroku. Na wyjściach uzyskuje się jednak informację cyfrową w formie niedogodnej do bezpośredniego odczytu albo dalszego przetwarzania w komputerze, dlatego konieczne jest zdekodowanie informacji do postaci kodu binarnego, BCD lub Graya. Całkowity czas przetwarzania jest bardzo krótki — równy sumie czasu odpowiedzi jednego komparatora i bramek dekodera.

Stosowanie kodu Graya redukuje błędy odczytu wywołane różnicami opóźnień w bramkach logicznych, natomiast nie zapobiega błędom wynikającym z różnych czasów odpowiedzi komparatorów.

Wadą układów równoległych jest konieczność stosowania (2” — 1) komparatorów w przetworniku n -bitowym, co powoduje znaczną rozbudowę układu. Zaletą natomiast jest łatwość wykonywania układów wielokomparatorowych w technice monolitycznej.

Metoda bezpośredniego porównania szeregowego

W przetwornikach analogowo-cyfrowych z bezpośrednim porównaniem szeregowym, rys. 7.16, stany cyfrowe poszczególnych bitów słowa wyjściowego są uzyskiwane kolejno, począwszy od najstarszego bitu, w n kaskadowo połączonych stopniach porównujących. Każdy stopień, oprócz ostatniego, składa się z komparatora, układu odejmującego napięcia oraz przełącznika analogowego. Ostatni stopień zawiera tylko komparator. W pierwszym stopniu napięcie przetwarzane U_l jest porównywane z napięciem odniesienia U_R/2, równym połowie pełnego zakresu przetwarzania. Od wyniku tego porównania zależy włączenie przełącznika P_l. Jeśli napięcie £/, jesl większe i >U_R/2, to na wyjściu komparatora K, pojawia się stan logiczny 1, który zostaje zapisany w rejestrze wyjściowym jako stan cyfrowy najstarszego bitu MSB. Przejście komparatora K_t do stanu logicznego 1 powoduje włączenie przełącznika P_{, w wyniku czego na wejściu następnego stopnia wystąpi napięcie będące różnicą (U, - U_R/2). Jest ono porównywane z napięciem odniesienia o kolejnej wartości wagowej I/_s/4. Wynik tego porównania określa stan kolejnego bitu słowa wyjściowego.

Rys. 7.16. Przetwornik A/C z napięciem odniesienia o wartościach wagowych

Jeśli w rezultacie porównania okazałoby się, że w komparatorze K_x napięcie f/j jest mniejsze od U_R/2, to do rejestru wyjściowego zostałby wpisany stan 0 jako wartość najstarszego bitu, przełącznik P_{ nie byłby włączony i na wejściu następnego stopnia pojawiłoby się pełne napięcie t/, do porównania z napięciem U_RI4.

12.2.2. Metody pośrednie przetwarzania A/C

Metody pośrednie przetwarzania analogowo-cyfrowego można podzielić na:

1)    metody czasowe

—    prosta,

—    z podwójnym całkowaniem,

—    z potrójnym całkowaniem,

—    z poczwórnym całkowaniem,

2)    metody częstotliwościowe

—    prosta,

—    z równoważeniem ładunków,

—    metoda delta-sigma.

Metoda czasowa prosta

Metoda czasowa prosta jest jednym z najmniej skomplikowanych i najdawniej stosowanych sposobów przetwarzania analogowo-cyfrowego. Istota metody polega na generowaniu przebiegu napięciowego U₂, zmieniającego się liniowo w funkcji