DSC1200498

• metody

Moduły CPU po podziale na mniejsze czesa można syntezować metodami klasycznymi - takie podejście utrudnia jednak procesy optymalizacji zmniejszając jakość układu.

Zazwyczaj na etapie prototypowania stosuje się języki opisu sprzętu HOL. Na przykład w języku VHDL każdy moduł zawierający blok process po syntezie będzie układem sekwencyjnym, czyli taki opis pozwoli na uzyskanie funkcjonalności modułu kontrolera.

NaleZy pamiętać, źe praca z językami HOL wymaga uwzględnienia następujących zasad:

•    projektuje się rzeczywiste urządzenie, którego opis ma charakter sekwencyjny,

•    wynik syntezy generuje pewną liczbę równolegle działających biokow, które me zawsze są wprost definiowane w języku HOL.

•    • wwtaiyaui yiinuiywuwyui puza I wych) w syntezie modułów CPU. w tym stosuje sie unładv programowalne PLO:

•    PAL PLE. PLA. GAL.

•    FPGAiFieid Programmatse GateArray

Układy FPGA mogą posiadać programowalną pamięć RAMI wyKorzystac _:ako pamięć mikro