P R O G R A M Y
Przełom na rynku narzędzi EDA
dla elektroników, część 5
Wśr�d nowych cech Protela DXP nie spos�b pominąĘ
modułu do automatycznego prowadzenia połącze�.
Zaimplementowany w Protelu DXP autorouter topologiczny
Optymalna konfiguracja strategii jest uza-
nowej generacji - Situs firmy Altium - wnosi nową jakośĘ
lełniona od charakteru obwodu drukowane-
go. Prowadzenie ściełek dla kałdej strategii
w zakresie automatycznego prowadzenia ściełek na płycie.
odbywa si� w kilku przejściach. Trudno po-
leciĘ idealną konfiguracj� dla kałdego ro-
Pełna integracja z edytorem PCB ułatwia prac� i eliminuje
dzaju płyty, dlatego zaleca si� wyb�r jednej
problemy, jakie zwykle wyst�pują przy wymianie danych
z domyślnych strategii i eksperymentowanie
z dodawaniem, usuwaniem i zmianą kolej-
z innymi programami.
ności poszczeg�lnych przejśĘ. Przykładową
konfiguracj� autoroutera dla domyślnej stra-
Autorouter topologiczny Situs Autorouter jest ściśle zintegrowany ze tegii wielowarstwowej pokazano na rys. 3.
Stworzony od początku przez Altium au- środowiskiem DXP i dost�pny wprost z me-
torouter nowej generacji znalazł zastosowa- nu edytora PCB. Automatyczne prowadzenie Prowadzenie ściełek z kontrolą
nie po raz pierwszy w pakiecie Protel DXP. ściełek mołemy uruchomiĘ dla całej płyty impedancji
W programie tym wykorzystano przestrzen- lub fragmentu obwodu. Jak widaĘ na rys. 1, Protel DXP wspomaga projektowanie ob-
ną analiz� topologiczną, kt�ra zapewnia mołemy poprowadziĘ ściełki dla danej sie- wod�w drukowanych, dla kt�rych istotnym
znacznie lepsze efekty w trasowaniu ście- ci (Net), wybranego połączenia (Conntec- parametrem ściełek jest ich impedancja cha-
łek, nił osiągane przez narz�dzia bazujące tion), elementu (Component) oraz fragmentu rakterystyczna. Słuły do tego specjalny tryb
na tradycyjnych algorytmach. Autorouter to- wewnątrz wyznaczonego okna (Area) lub prowadzenia ściełki, w kt�rym zamiast sta-
pologiczny jest pozbawiony wielu ograni- zdefiniowanego wcześniej obszaru (Room). łej szerokości, program utrzymuje zadaną
cze� wyst�pujących w tradycyjnych narz�- Situs przestrzega wszystkich reguł projek- impedancj� połączenia, dobierając automa-
dziach. Nieregularne kształty element�w, towych, elektrycznych oraz związanych tycznie parametry geometryczne ściełki.
r�łne wielkości rastra wyprowadze�, obudo- z prowadzeniem połącze�. Respektuje m.in. Prowadzenie ściełek w taki spos�b, łeby
wy wyposałone w setki wyprowadze� to ce- takie szczeg�ły jak style przelotek oraz śle- spełniały załołenia określonej impedancji, wy-
chy nowoczesnych obwod�w drukowanych, pe i zagrzebane przelotki. maga skonfigurowania parametr�w fizycznych
z kt�rymi nie radzi sobie wi�kszośĘ progra- Spos�b konfiguracji autoroutera Situs jest laminatu takich jak właściwości materiału, gru-
m�w starszej generacji. Natomiast Situs odmienny od znanych we wcześniejszych bośĘ izolacji i miedzi, rozmieszczenia warstw
sprawdza si� doskonale nawet w przypadku wersjach Protela. Program jest dostarczany zasilających wzgl�dem sygnałowych, a takłe
obwod�w, w kt�rych stosujemy obudowy z zestawem gotowych strategii prowadzenia doboru odpowiedniej szerokości ściełek.
element�w w r�łnych technologiach, takłe połącze�, kałda dostosowana do specyficz- Kontrol� tego procesu umołliwia Layer
z r�łnym rozstawem wyprowadze� oraz ele- nych sytuacji. Situs wybiera automatycznie, Stack Manager, kt�ry zawiera wbudowany
menty obr�cone pod dowolnym kątem. zalełnie od ilości warstw zdefiniowanych kalkulator impedancji ściełek. R�wnania, ja-
W przeciwie�stwie do starszych wersji Pro- w projekcie, domyślną strategi� dla płyt kimi posługuje si� program do obliczania
tela i wielu innych narz�dzi, teraz autorouter dwuwarstwowych (Default 2 Layer Board) impedancji, mołemy zobaczyĘ, a takłe zmo-
radzi sobie dobrze ze skomplikowanymi obwo- lub domyślną strategi� dla druk�w wielo- dyfikowaĘ, klikając przycisk Impedance Cal-
dami, obsługując wszystkie technologie obu- warstwowych (Default Multi Layer Board). culation w oknie Layer Stack Manager. Po-
d�w do montału powierzchniowego, m.in. ta- Przed uruchomieniem autoroutera mołemy jawia si� okienko Impedance Formula Edi-
kie jak BGA, QFP i LCC. Łączenie wyprowa- r�wnieł r�cznie wybraĘ jedną z kilku pre- tor pokazane na rys. 4.
dze� skomplikowanych element�w powierzch- definiowanych strategii lub stworzyĘ włas- Kalkulator impedancji pracuje w zgodzie
niowych wspomagają polecenia z menu Auto ną (rys. 2). z regułami projektowymi Routing Width,
Route>Fanout (rys. 1), kt�rych zachowanie jest Domyślne strategie nie mogą byĘ modyfi- kiedy są one skonfigurowane w trybie Cha-
kontrolowane przez odpowiednie reguły pro- kowane, natomiast mołemy je kopiowaĘ do- racteristic Impedance Driven Width. W tym
jektowe z sekcji Fanout Control. wolną ilośĘ razy i na ich podstawie tworzyĘ trybie szerokośĘ połączenia wymagana na
i edytowaĘ własne strategie. kałdej warstwie jest obliczana na podstawie
Rys. 1. Autorouter uruchamiamy i konfigu-
rujemy w menu Auto Route wprost Rys. 2. Dostępne są predefiniowane Rys. 3. Widok okna konfiguracji strategii
z edytora PCB strategie prowadzenia ścieżek autoroutera Situs
Elektronika Praktyczna 7/2003
65
P R O G R A M Y
lotek i wiele innych. Kałda reguła ma sw�j
zasi�g, kt�ry określa dokładnie, czego regu-
ła dotyczy - na przykład wszystkich obiek-
t�w na płycie, wszystkich obiekt�w nalełą-
cych do określonej sieci (rys. 5) czy wszyst-
kich obiekt�w posiadających określoną obu-
dow�. Zamiast uływaĘ stałych, predefinio-
wanych ustawie� zasi�gu reguł projekto-
wych, Protel DXP wykorzystuje zapytania
do określania, kt�rych obiekt�w dotyczy da-
na reguła. Wbudowany j�zyk zapyta� daje
pełną swobod� i nieograniczone mołliwości
definiowania zakresu działania kałdej regu-
ły (rys. 6). Zasi�g reguły mołemy określiĘ
Rys. 6. Przykładowa reguła dotycząca
na kilka sposob�w, przykładowo:
Rys. 4. Okno Impedance Formula Editor
wszystkich elementów w obudowie typu
- Uływając predefiniowanych opcji dost�p-
pozwala podejrzeć i edytować równania,
IDC40P
nych w oknie dialogowym kałdej reguły,
którymi posługuje się kalkulator impedan-
takich jak Net, Net Class, Layer oraz Net
cji połączeń programu Protel
and Layer. Zaznaczając jedną z nich,
określonej impedancji, z wykorzystaniem od- a nast�pnie wybierając parametr z listy
powiednich r�wna� oraz parametr�w fizycz- rozwijanej, budujemy automatycznie zapy-
nych zdefiniowanych dla stosu warstw. tanie.
Wałne jest, łeby parametry stosu warstw - Za pomocą narz�dzia Query Builder - wy-
(laminatu) były prawidłowo zdefiniowane. bieramy z listy poszczeg�lne składniki za-
Tylko wtedy mołemy osiągnąĘ realistyczne pytania i budujemy szybko nawet złoło-
wyniki. Jełeli prowadzimy połączenia, dla ne kwerendy, a program pomaga uniknąĘ
kt�rych mamy zdefiniowane reguły na im- bł�d�w w składni.
pedancj�, szerokośĘ ściełki jest ustawiana - Uływając narz�dzia Query Helper, kt�re
automatycznie na wymaganą dla danej war- zawiera wszystkie dost�pne słowa kluczo-
Rys. 7. Najwyższą rangę posiada reguła
stwy, tak aby spełniĘ kryterium określonej we, kałde opatrzone kr�tkim opisem. Na-
Width_1, której nadano priorytet równy 1
impedancji. ciskając F1, kiedy kursor znajduje si�
w środku słowa kluczowego, uzyskujemy nie to kombinacja sł�w kluczowych, iden-
Nowy spos�b określania zasi�gu jego szczeg�łowy opis oraz przykłady sto- tyfikator�w obiekt�w i wartości, kt�re połą-
reguł projektowych PCB sowania. czone operacjami matematycznymi tworzą
Reguły projektowe definiują wszystkie Zastosowanie j�zyka zapyta�, znanego r�wnanie - reguł�, kt�ra jest analizowana
wymagania projektu, w tym takie jak odst�- bardziej z baz danych, mołe wydawaĘ si� przez program i stosowana do kałdego
py izolacyjne, szerokości ściełek, style łą- troch� dziwne w odniesieniu do programu obiektu. Obiekty spełniające reguł� tworzą
czenia warstw zasilających, parametry prze- słułącego do projektowania. Jednak, jeśli zbi�r odpowiadający zapytaniu.
uświadomimy sobie, łe wszystkie obiekty Aby system reguł był jeszcze bardziej
oraz informacje zgromadzone w projekcie elastyczny, opr�cz zakresu działania mołe-
stanowią szczeg�lny przypadek bazy da- my definiowaĘ priorytet kałdej reguły. Prio-
nych, wtedy wprowadzenie j�zyka zapyta� rytet określa porządek, w jakim są stosowa-
wydaje si� rozwiązaniem naturalnym. Filt- ne poszczeg�lne reguły i ma szczeg�lne zna-
rowanie informacji za pomocą zapyta� daje czenie w przypadku, kiedy zakresy działa-
nieograniczone mołliwości, a jedyna wada nia kilku reguł pokrywają si� cz�ściowo.
takiego rozwiązania to potencjalna trudnośĘ W takim przypadku zastosowanie ma reguła
w sprawnym posługiwaniu si� tą techniką. o najwyłszym priorytecie.
Jednak mając do dyspozycji w programie Priorytety reguł są widoczne w gł�wnym
wsparcie w postaci narz�dzi takich jak oknie dialogowym Design Rules, pokazanym
wspomniane wcześniej Query Helper i Que- na ilustracji poniłej. Najwyłszy priorytet
ry Builder, mołemy tworzyĘ dowolnie zło- jest oznaczony liczbą 1 (rys. 7).
łone zapytania, nie znając nawet składni j�- Grzegorz Witek, Evatronix
zyka ani sł�w kluczowych.
R�wnieł opanowanie techniki tworzenia
Dodatkowe informacje
Rys. 5. Widok okna edytora reguł projek- zapyta� nie jest zadaniem ponad siły, a da-
Dodatkowe informacje można uzyskać w firmie
towych z wybraną regułą określającą je wi�kszą swobod� posługiwania si� tym
Evatronix, www.evatronix.com.pl.
impedancję połączeń dla jednej z sieci
narz�dziem. Wystarczy wiedzieĘ, łe zapyta-
Elektronika Praktyczna 7/2003
66