I WSTĘP TEORETYCZNY
1. Bramki logiczne.
bramka AND
|
|
A |
B |
Q |
|
|
1 |
1 |
1 |
|
|
1 |
0 |
0 |
|
|
0 |
0 |
0 |
|
|
0 |
1 |
0 |
bramka AND z zanegowanymi wejściami
|
|
A |
B |
Q |
|
|
1 |
1 |
0 |
|
|
1 |
0 |
0 |
|
|
0 |
0 |
1 |
|
|
0 |
1 |
0 |
bramka NAND
|
|
A |
B |
Q |
|
|
1 |
1 |
0 |
|
|
1 |
0 |
1 |
|
|
0 |
1 |
1 |
|
|
0 |
0 |
1 |
bramka OR
|
|
A |
B |
Q |
|
|
1 |
1 |
1 |
|
|
1 |
0 |
1 |
|
|
0 |
1 |
1 |
|
|
0 |
0 |
0 |
bramka OR z zanegowanymi wejściami
|
|
A |
B |
Q |
|
|
1 |
1 |
0 |
|
|
1 |
0 |
1 |
|
|
0 |
1 |
1 |
|
|
0 |
0 |
1 |
bramka NOR
|
|
A |
B |
Q |
|
|
1 |
1 |
0 |
|
|
1 |
0 |
0 |
|
|
0 |
1 |
0 |
|
|
0 |
0 |
1 |
bramka EXOR
|
|
A |
B |
Q |
|
|
0 |
0 |
0 |
|
|
0 |
1 |
1 |
|
|
1 |
0 |
1 |
|
|
1 |
1 |
0 |
2. Dekodery i kodery.
DEKODER jest to element który przekształca jednoznacznie wektor wejściowy o n współczynnikach na wektor wyjściowy o k <= 2n współczynnikach. Każda ze współrzędnych wektora wejścia lub wyjścia przyjmuje wartości 0 lub 1. Dekoder pełny to dekoder o wektorze wyjścia k=2n.
KODER jest to urządzenie przeciwnie działające do dekodera. Kodery pracują wyłącznie w taki sposób, aby każdorazowo na jednym wejściu był wyróżniony sygnał. W przypadku gdy wyróżniony sygnał będzie wprowadzony na kilka wejść kodera, wyjście kodera nie są ściśle zdefiniowane - zależą od budowy kodera.
3. Sumatory i rejestry.
PÓŁSUMATOR - układ umożliwiający dodawanie bitów według tabeli :
A |
B |
∑ |
C |
0 1 0 1 |
0 0 1 1 |
0 1 1 0 |
0 0 0 1 |
gdzie A, B są wejściami danych wprowadzanymi do półsumatora, ∑ - wynik sumowania, C - przeniesienie.
SUMATOR jest to układ półsumatorów umożliwiający pobranie oprócz samych danych, także poprzedniego przeniesienia. Układ sumatora działa według tabeli:
Cn-1 |
A |
B |
∑ |
Cn |
0 0 0 0 1 1 1 1 |
0 0 1 1 0 0 1 1 |
0 1 0 1 0 1 0 1 |
0 1 1 0 1 0 0 1 |
0 0 0 1 0 1 1 1 |
gdzie A, B są naszymi wprowadzanymi danymi (słowami), Cn-1 - pobranym przeniesieniem z poprzedniego bitu, Cn - zwróconym przeniesieniem.
REJESTRY - podczas wykonywania operacji arytmetycznych często potrzebna jest zdolność przechowywania informacji. Do tego służą rejestry mogące zapamiętać wielobitowe słowa.
4. Układy ALU, układ 74181.
Jednostki arytmetyczno-logiczne (Arithmetic Logic Unit) są układami służącymi do realizacji operacji logicznych i arytmetycznych. Jednym z takich układów jest układ typu 74181 pokazany na rysunku:
|
Stan wejścia MC określa charakter wykonywanej operacji (stan wysoki - operacje logiczne, niski - arytmetyczne), a w przypadku wykonywania operacji arytmetycznych wykorzystywane jest także wejście C0. Na wyjściach F0, F1, F2, F3 otrzymujemy wynik operacji logicznej, na wyjściach C4, F3, F2, F1, F0 wynik operacji arytmetycznych. Wyjścia P i G są stosowane do tworzenia wielopozycyjnych ALU. Ostatnie wyjścia A=B informuje w stanie wysokim o równości wprowadzonych słów.
|
Układ ten posiada 22 wprowadzenia (14-wejść i 8-wyjść). Wejścia A0, A1, A2, A3 i B0, B1, B2, B3 są wejściami 4-bitowych danych, wejścia S0, S1, S2, S3 sterują według tabeli wyborem operacji :
WEJŚCIA SELEKCJONUJĄCE
|
FUNKCJE LOGICZNE MC=1 |
FUNKCJE ARYTMETYCZNE MC=0, C0=0 |
|||
S3 |
S2 |
S1 |
S0 |
|
|
L |
L |
L |
L |
|
|
L |
L |
L |
H |
|
|
L |
L |
H |
L |
|
|
L |
L |
H |
H |
|
|
L |
H |
L |
L |
|
|
L |
H |
L |
H |
|
|
L |
H |
H |
L |
|
|
L |
H |
H |
H |
|
|
H |
L |
L |
L |
|
|
H |
L |
L |
H |
|
|
H |
L |
H |
L |
|
|
H |
L |
H |
H |
|
|
H |
H |
L |
L |
|
|
H |
H |
L |
H |
|
|
H |
H |
H |
L |
|
|
H |
H |
H |
H |
|
|