Marcin Kierdelewicz 3P24

Zespół 3

Projekt do ćwiczenia lab. ELiU

Bramki Cyfrowe

1. Układ inwertera 74LS04 (TTL).

Rys. 1 - Charakterystyka przejściowa układu 74LS04.

Rys. 2 - Charakterystyczne punkty.

Korzystając z charakterystyki przejściowej układu odczytuję wartości poziomów U_H, U_L oraz wartość napięcia progu przełączania: U _{punktu T}. Wartości U_{IL max}, U_{OL max}, U_{OH min}, U_{IH min} to odpowiednie wartości napięć wejściowych („I”) i wyjściowych („O”) stanów niskiego („L”) i wysokiego („H”) odczytanych z charakterystyki w punktach w których wzmocnienie wynosi -1 V/V. Wartości te zamieszczam w tabeli 1.

Tabela 1.

UH	UL	UH - UL	U punktu T	NML	NMH	UIL max	UOL max	UOH min	UIH min
3,70V	0,40V	3,3V	1,21V	0,46V	2,4V	0.86V	0,4V	3,67V	1,25V

U_{H ­} - logiczna „1” U_L - logiczne „0” U_{punkt T} - napięcie progowe przełączania.

Marginesy szumowe (połączenie szeregowe) zostały obliczone według następujących wzorów:

2. Układ inwertera 74HCU04 (CMOS).

Rys. 3 - Charakterystyka przejściowa układu 74HCU04.

Wartości napięć odczytane z wykresu umieszczone są w tabeli 2.

Tabela 2

UH	UL	UH - UL	U punktu T	NML	NMH	UIL max	UOL max	UOH min	UIH min
5,0V	0,0V	5,0V	2,5V	1.6V	1,6V	2,04V	0,44V	4.6V	2.95V

Wartości marginesów szumowych NML i NMH obliczone zostały następująco:

3. Przebiegi wejściowe i wyjściowe bramki NAND.

Rys. 4 - Przebiegi wejściowe i wyjściowy bramki dla MNTYMXDLY = 1.

Wartości czasów opóźnień dla MNTYMXDLY = 1 :

- przy przejściu z „L” na „H”: t_dLH = 52,8ns - 47,8ns ≅ 5ns

- przy przejściu z „H” na „L”: t_dHL = 115ns - 112,4ns ≅2,6ns

Rys. 5 - Przebiegi wejściowe i wyjściowy bramki dla MNTYMXDLY = 2.

Wartości czasów opóźnień dla MNTYMXDLY = 2 :

- przy przejściu z „L” na „H”: t_dLH = 59,3ns - 47,8ns ≅11,5ns

- przy przejściu z „H” na „L”: t_dHL = 119ns - 112,4ns ≅6,6ns

Rys. 6 - Przebiegi wejściowe i wyjściowy bramki dla MNTYMXDLY = 3.

Wartości czasów opóźnień dla MNTYMXDLY = 3 :

- przy przejściu z „L” na „H”: t_dLH = 70,5ns - 47,8ns ≅ 22,7ns

- przy przejściu z „H” na „L”: t_dHL = 127,2ns - 112,6ns = 14,6ns

Wartości parametru MNTYMXDLY wyznaczają opóźnienia propagacji sygnału bramki.

1 - opóźnienie minimalne,

2 - opóźnienie typowe,
3 - opóźnienie maksymalne

Otrzymane wyniki czasów opóźnienia bramki NAND TTL przy trzech różnych wartościach parametru MNTYMXDLY odpowiadają czasom dla standardowej bramki NAND TTL.

4. Pomiar uśrednionego czasu propagacji.

Uśredniony czas propagacji pojedynczego inwertera można znaleźć mierząc okres generatora zbudowanego z inwerterów połączonych w szereg. Jeśli przez T_g oznaczymy okres generatora, przez k liczbę inwerterów w tym generatorze to wtedy:

t_pd=

Dla pojedynczego inwertera t_pd=0.5(t_dHL+t_dLH) = 0,5(11,5+6,6)=9,05ns (dla wartości parametru MNTYMXDLY=2), okres generatora powinien wynosić wtedy:

T_g=2t_pdk= 2 * 9,05ns* 5= 90,5ns (dla 5 inwerterów).

Symulacja pliku gen_cyf.cir pomoże sprawdzić jak teoria ma się do rzeczywistosści. Jak widać na poniższym rysunku okres generatora zgadza się z obliczoną wartością T_g.( Uk --> [Author:R.D.T] ład symulowany dla MNTYMXDLY=2 )

Z dość dobrą dokładnością widzimy zgodność z obliczeniami - T_g ok. 88 ns.

7

---