Wybrane rozwiązanie sprzętowe :

W rozbudowanym systemie , w którym μP komunikuje się z pamięciami i układami we/wy przez magistrale niezbędne jest zapewnienie właściwego buforowania szyny ze względu na obciążalność prądową. Na szynie adresowej muszą znaleźć się bufory jednokierunkowe, a szynie danych dwukierunkowe wszystkie z możliwością przechodzenia w stan wysokiej impedancji. Indywidualna karta musi być wyposażona zawsze w dekoder adresowy rozpoznający na podstawie szyny adresowej właściwe karcie lokacje adresowe. Na karcie znajduje się również bufor trójstanowy dwukierunkowy łączący wnętrze karty z szyną danych systemu. Jeżeli karta jest wolniejsza od nominalnego czasu cyklu magistrali musi zostać wyposażona w logikę oczekiwania.

Układy te na podstawie aktywnego stanu na wyjściu dekodera adresowego wysterowują przez odpowiedni czas bramkę typu OC dołączoną do linii niegotowości. Bufor danych na karcie może być aktywny tylko gdy karta zostanie „wybrana”, normalnie będzie on skierowany do wewnątrz za wyjątkiem momentu, w którym jest aktywny sygnał odczytu (względnie strob danych jeśli R/W = 1)

DIR	G
X	1	Wysoka impedancja
1	0	AB
0	0	AB

Tutaj ma być jeszcze jeden rysunek

Podłączenie do systemu dwustanowych linii we lub wy realizuje się poprzez wybrane lokacje pamięciowe. Każda lokacja może „ukrywać” 8 linii we i 8 linii wy. Wyjścia wyprowadzane są poprzez rejestr zapamiętujący (podtrzymane stany) natomiast wejścia μP odczytuje poprzez bufory trójstanowe.

Rysunek

01xxxxxx

10xxxxxx

zabronione

00xxxxxx

karty nielegalne

11xxxxxx

Stosując jako dekoder adresowy komparator mamy możliwość szybkiej modyfikacji adresu na karcie, czego nie można powiedzieć o dekoderach adresowych utworzonych przy pomocy bramek.

Rysunek

Dekodery na kartach mogą być pełne bądź niepełne. Dekoder pełny reaguje tylko na przewidzianą lokację, natomiast dekoder niepełny reaguje także na inne adresy lecz jest prostszy sprzętowo. Dekoder pełny musi być stosowany jeśli przestrzeń adresowa jest całkowicie wykorzystana lub jeśli przewidujemy możliwość dołączania dalszych kart aż do zapełnienia całej przestrzeni. Dekodery niepełne wymagają „rozsądnego adresowania” użycia adresu przez μP gdyż mogą pojawić się takie kombinacje na szynie adresowej, przy których „odezwie” się więcej niż jedna karta. Jeśli np. powyższa karta 8 linii we i 8 linii wy będzie jedyna w przestrzeni adresowej i nie przewiduje się dalszego wykorzystania tej przestrzeni to dekoder adresowy zdegeneruje się do linii IORQ.

Przy uruchamianiu sprzętu można miedzy innymi wykorzystywać proste układy realizujące pracę krokową co cykl magistrali.

Ryunek

Jeśli nie jest wciśnięty przycisk RUN to początek aktywnego poziomu MREQ, IORQ (w każdym cyklu jeden z tych sygnałów jest aktywny) powoduje ustawienie przerzutnika i wysterowanie linii WAIT na poziom niski. Po czasie τ wejście S przestaje oddziaływać i przerzutnik może zostać wyzerowany przez użytkownika jeśli zakończy on obserwacje stanu magistrali. Zerowanie dokonuje się aktywnym zboczem przez wejście D po wciśnięci nietrwałego przycisku STEP. Częstokroć do systemu podpinamy zintegrowane układy programowane. Układy takie zwykle posiadają następujące linie.

A7 - AIT DB IORQ A0 A1 A0

Powyższy układ programowany zajmuje w przestrzeni adresowej (tutaj pamięci) 4 kolejne lokacje. Jeśli występuje tylko A0 są to 2 lokacje itd. Spotyka się również rozwiązania w których zamiast linii A0 pojawia się linia R/S lub D/A. W takiej sytuacji przy dostępie do interfejsu stosujemy adresacje pośrednią. W celu kontaktu z jedną z lokacji interfejsu należy najpierw dokonać zapisu pod adres parzysty a następnie w zależności od potrzeb zapisu bądź odczytu do wybranej uprzednio wewnętrznej lokacji interfejsu.

Adresy dwóch kolejnych lokacji parzystej i nie parzystej wykrywa oczywiście dekoder adresowy wykorzystujący pozostałe linie szyny adresowej (jeśli jest dekoderem pełnym).

`245 DIR

CS D0 - D7 RD WR A0 A1

R / S

D I A

---