Radosław Radzikowski

Przemysław Miłkowski

Bartosz Kowieski

Daniel Sawczuk Gr. II Kl. IIIat

Właściwości bramek Logicznych

1. Poznanie własności i zasad działania różnych bramek logicznych

2. Zmierzenie napięcia wejściowego i wyjściowego bramek TTL i CMOS

Wykorzystane Elementy:

• Moduł edukacyjny KL-22001

• Moduł edukacyjny KL-260021

• Multimetr

• Zasilacz stabilizowany z regulacją napięcia stałego 0–15V

Cel ćwiczenia:

W sprawozdaniu omówiona zostanie zasada działania bramek logicznych.

Przedstawione zostaną zależności napięcia progowego bramek logicznych, wartości znamionowe prądów i napięć bramek. Dokonany zostanie również ich pomiar.

Pomiar napięć bramek w układzie TTL

Zależność napięcia wejściowego i wyjściowego bramki dla Uz=0 – 5V

Standardowa bramka NAND (TTL)

A1	F1	A1	F1	A1	F1	A1	F1	A1	F1
0	3,36V	1,5V	170mV	2,5V	170mV	3,5V	170mV	4,5V	170mV
0,6V	3,35V	1,6V	170mV	2,6V	170mV	3,6V	170mV	4,6V	170mV
0,7V	3,34V	1,7V	170mV	2,7V	170mV	3,7V	170mV	4,7V	170mV
0,8V	3,33V	1,8V	170mV	2,8V	170mV	3,8V	170mV	4,8V	170mV
0,9V	3,27V	1,9V	170mV	2,9V	170mV	3,9V	170mV	4,9V	170mV
1V	3V	2V	170mV	3V	170mV	4V	170mV	5V	170mV
1,1V	175mV	2,1V	170mV	3,1V	170mV	4,1V	170mV
1,2V	170mV	2,2V	170mV	3,2V	170mV	4,2V	170mV
1,3V	170mV	2,3V	170mV	3,3V	170mV	4,3V	170mV
1,4V	170mV	2,4V	170mV	3,4V	170mV	4,4V	170mV

Bramka NAND zmienia swój stan gdy na wejściu A1 pojawia się napięcie około 1V a całkowitą zmianę stanu gwarantuje napięcie około 1.1V podane na wejście A1.

Szybka bramka NOR

A3	F2	A3	F2	A3	F2	A3	F2	A3	F2
1V	4,9V	2V	152mV	3V	152mV	4V	152mV	5V	152mV
1,1V	4,8V	2,1V	152mV	3,1V	152mV	4,1V	152mV
1,2V	4,7V	2,2V	152mV	3,2V	152mV	4,2V	152mV
1,3V	1V	2,3V	152mV	3,3V	152mV	4,3V	152mV
1,4V	1V	2,4V	152mV	3,4V	152mV	4,4V	152mV
1,5V	160mV	2,5V	152mV	3,5V	152mV	4,5V	152mV
1,6V	153mV	2,6V	152mV	3,6V	152mV	4,6V	152mV
1,7V	152mV	2,7V	152mV	3,7V	152mV	4,7V	152mV
1,8V	152mV	2,8V	152mV	3,8V	152mV	4,8V	152mV
1,9V	152mV	2,9V	152mV	3,9V	152mV	4,9V	152mV

Bramka NOR zmienia swój stan z wysokiego na niski gdy na wejściu A3 pojawia się napięcie około 1.4V a całkowitą zmianę stanu gwarantuje napięcie około 1.5V podane na wejście A3.

Pomiar napięć bramek w układzie CMOS

Układy te są budowane przy użyciu tranzystorów i inwerterów typu CMOS

Zależność napięcia wejściowego i wyjściowego bramki dla Udd = 0 – 12V

Standardowa bramka NAND

A5	Y1	A5	Y1	A5	Y1	A5	Y1
0V	11,5V	3,5V	11,5V	7V	0,3mV	10,5V	0,1mV
0,5V	11,5V	4V	11,5V	7,5V	0,3mV	11V	0,1mV
1V	11,5V	4,5V	11,5V	8V	0,2mV	11,5V	0,1mV
1,5V	11,5V	5V	11,5V	8,5V	0,2mV	12V	0,1mV
2V	11,5V	5,5V	11,5V	9V	0,2mV		0,1mV
2,5V	11,5V	6V	3.2V	9,5V	0,1mV
3V	11,5V	6,5V	0,3mV	10V	0,1mV

Bramka NAND zbudowana na tranzystorach CMOS zmienia swój stan gdy na wejscie A5 podane zostaje napięcie około 6V.

Całkowitą zmianę stanu z wysokiego na niski przy tego typu bramce gwarantuje napięcie 9,5V podane na wejście A8.

Bardzo szybka bramka NOR

A8	Y2	A8	Y2	A8	Y2	A8	Y2
0V	11,5V	3,5V	11,5V	7V	7mV	10,5V	6.1mV
0,5V	11,5V	4V	11,5V	7,5V	6.2mV	11V	6.1mV
1V	11,5V	4,5V	11,5V	8V	6.2mV	11,5V	6.1mV
1,5V	11,5V	5V	11,5V	8,5V	6.2mV	12V	6.1mV
2V	11,5V	5,5V	11,5V	9V	6.2mV
2,5V	11,5V	6V	3V	9,5V	6.2mV
3V	11,5V	6,5V	8mV	10V	6.1mV

Bramka NOR (b. szybka) zbudowana na tranzystorach CMOS zmienia swój stan gdy na wejscie A8 podane zostaje napięcie około 6V. Całkowitą zmianę stanu z wysokiego na niski przy tego typu bramce gwarantuje napięcie 10V podane na wejście A8.

Pomiary napięcia progowego bramek TTL i CMOS

Układ TTL

Po doprowadzeniu do układu napięcia 5V na wejściu A1 standardowej bramki NAND pojawiło się napięcie 1V a na wyjściu F1 1,2V. Napięcie progowe tej bramki wynosi poniżej 1V a powyżej 1,2V.

Po doprowadzeniu do układu napięcia 5V na wejściu A3 szybkiej bramki NOR pojawiło się napięcie 0,9V a na wyjściu F2 0,69V. Napięcie progowe tej bramki wynosi poniżej 0,9V a powyżej 0,69V

Układ CMOS

Po doprowadzeniu do układu napięcia 12V na wejściu A5 standardowej bramki NAND pojawiło się napięcie 5,4V a na wyjściu Y1 5,3V. Napięcie progowe tej bramki wynosi poniżej 5,4V a powyżej 5,3V

Po doprowadzeniu do układu napięcia 12V na wejściu A7 bardzo szybkiej bramki NOR pojawiło się napięcie 5V a na wyjściu Y2 5,14V. Napięcie progowe tej bramki wynosi poniżej 5V a powyżej 5,14V

Wnioski

Bramki z tranzystorami polowymi (CMOS) mają stosunkowo długi czas przełączania pomiędzy stanami wysokim i niskim
w porównaniu do bramek TTL. Ich zaletą jest duża rozpiętość napięć, z którymi te bramki mogą pracować.

Bramki zbudowane na tranzystorach bipolarnych (bramki TTL) przełaczają swoje stany w bardzo krótkim czasie co jest porządane. Ich wadą są niestety niskie napięcia w których mogą pracować bez uszkodzeń układu.