Bramka NAND z otwartym kolektorem

W układach cyfrowych stosuje się czasem wspólne przewody transmisyjne, dla kilku bloków funkcjonalnych, zwane magistralą [8]. Ideę tę ilustruje układ przedstawiony na rys. 6.8. Do pojedynczego przewodu jest podłączonych kilka elementów nadających. Jeśli jeden z nadajników zostanie uruchomiony, to potencjał wspólnego przewodu osiąga niski poziom.



Rys. 6.8. Schemat ideowy układu realizującego "sumowanie na drucie"



Rys. 6.9. Schemat bramki NAND z otwartym kolektorem



Rys. 6.10. "Sumowanie na drucie": a) sterowanie magistralą, b) zadana funkcja logiczna

Gdy niski poziom napięcia na przewodzie magistrali uznamy za aktywny, wtedy mamy do czynienia z funkcją OR na "drucie" magistrali - "sumowanie na drucie" (ang. wired OR). Dla dodatniej konwencji sygnałów logicznych (poziom wysoki odpowiada jedynce logicznej) wyrażenie Y=~x₁~x₂ ... ~x_n. Nie jest to, rzecz jasna, suma logiczna, jednak tradycyjnie mówi się o "sumowaniu na drucie".
oprócz bramek z pełnym kolektorem produkuje się bramki z kolektorem otwartym (ang. Open Collector). Schemat ideowy bramki NAND-OC(z otwartym kolektorem) przedstawiono na rys. 6.9. Bramki z otwartym kolektorem stosuje się w realizacji "sumowania na drucie". Rys. 6.10 przedstawia dwa przykłady wykorzystania omawianej idei sumowania. Przykład a) jest rozwiązaniem podobnym do układu sterowania magistralą przedstawionego na rys. 6.8. Przykład b) pokazuje realizację zadanej funkcji logicznej na podstawie czterech bramek NAND-OC.
Niemal każdy typ bramki logicznej TTL z pełnym kolektorem ma swój odpowiednik bramki z otwartym kolektorem. Na rys. 6.11 przedstawiono układ "sumowanie na drucie" zawierający różne bramki OC, na wyjściu którego otrzymujemy wyrażenie:
Y= ~(x₁x₂) ~(x₃ + x₄)~x₅ = ~(x₁x₂) ~x₃ ~x₄ ~x₅
Stosując bramki z otwartym kolektorem, należy mieć na uwadze fakt, że ze wzrostem liczby bramek m podłączonych do rezystancji Rz maleje obciążalność wyjścia układu. Aby zachować poziom jedynki logicznej i standardowej obciążalności, trzeba odpowiednio dobrać wartość rezystora R_z.

Liczba obciążających wejść	Liczba zwartych bramek
		1	2	3	4	5	6	7	1-7
1	8965	4814	3291	2500	2015	1686	1452	319
2	7878	4482	3132	2407	1954	1645	1420	359
3	7027	4193	2988	2321	1897	1604	1390	410
4	6341	3939	2857	2241	1845	1566	1361	470
5	5777	3714	2736	2166	1793	1529	1333	575
6	5306	3513	2626	2069	1744	1494	1306	718
7	4905	3333	2524	2031	1699	1460	1280	958
8	4561	3170	2429	1069	1656	x	x	1437
9	4262	3023	x	x	x	x	x	2875
10	4000	x	x	x	x	x	x	400
	maksimum							minimum

Tablica 6.1 Wartości rezystancji R_z(m) w układzie suma (iloczyn) galwaniczna



Rys. 6.11. Przykład "sumowania na drucie"

W tablicy 6.1 przedstawiono wartości (w omach) rezystora R_z w zależności od liczby zwartych bramek OC, pracujących na wspólny przewód, oraz od liczby obciążających ten przewód wejść.

---