Image198

każdego ze stanów wynosi 100 ns, uzyskuje się: j> 3*50+100 = 250 ns

= 4 MHz

/<

1

250 ns

Maksymalna wartość częstotliwości impulsów wejściowych dla dwójkowego licznika asynchronicznego bez dekodowania stanów pośrednich wynosi:

tzn. szybkość liczenia licznika zbudowanego z n dwójek liczących jest ograniczona szybkością liczenia pierwszej dwójki.

a

b

c_I-L

Rys. 4.170. Dwójkowy licznik asynchroniczny zliczający w przód

a) schemat logiczny, b) przebiegi czasowe ilustrujące działanie licznika

Schemat i przebiegi czasowe ilustrujące działanie licznika dwójkowego, zbudowanego z przerzutników D wyzwalanych zboczem dodatnim, są przedstawione na rys. 4.170.

4.4.2.2. Synteza asynchronicznych liczników mod. N

W celu zilustrowania syntezy liczników asynchronicznych zliczających mod. N metodą rozkładu liczby N na czynniki, podano schemat ideowy dzielnika (rys. 4.171) oraz schematy logiczne i przebiegi czasowe (rys. 4.172 -f- 4.179)

Wy

	J			J
/«"	c K G	t ■ A*77 • -tr_______i	f	C K Q-

Rys. 4.171. Schemat ideowy dzielnika 1

asynchronicznego f_wy = 2n+ \ ^^we (licznika zliczającego mod. (2n-hl))

ilustrujące działanie dzielników (bez uwzględnienia opóźnienia wprowadzanego przez poszczególne przerzutniki liczników: mod. 3 mod. 10). Dodatkowe informacje o tych licznikach są zawarte w tablicy 4.14.

Przykład. Zaprojektować licznik asynchroniczny zliczający mod. 27.

1. Jeśli liczba N = 27 zostanie rozłożona w następujący sposób: