instalacje103

3. STEROWANIE SILNIKÓW SKOKOWYCH 88

Rys. 3.17. Mikroprocesorowy układ sterowania silnika skokowego z wykrywaniem błędów

procesora /, pamięci stałej ROM (ang. Read Only Memory) 14 i bram wejście/wyjście 2, 3.

Silnik skokowy 5 ma uzwojenie dwupasmowe unipolarne, złożone z cewek A, A, B i B. Brama we/wy 2 zawiera cztery zaciski wyjściowe PAO, PA 1, 7M2 i PA2> które są przyłączone odpowiednio do baz tranzystorów mocy d, 7, # i 9.

Obwody kolektor-emiter tranzystorów są połączone w szereg z uz-wojenian i A, A, B i B i włączone na napięcie +U_H, którym są zasilane odpowiednio do stanów logicznych zacisków wyjściowych bramy we/wy 2.

Rys. 3.18. Schemat czynności operacyjnych w programie mikrokomputera

Kolektory tranzystorów w dalszym ciągu są połączone odpowiednio z obwodami odczytującymi napięcia 10, 11, 12 i 13, a następnie z zaciskami wejściowymi PBO PB\, PB2 i PBZ bramy we/wy 2.

Pamięć stała 14 jest zaprogramowana do realizacji sekwencji przedstawionej na rys. 3.18. Po zadziałaniu wyłącznika (nic pokazanego na rysunku) impuls inicjujący realizację w czasie jest przekazany do mikroprocesora 1, powodując otrzymanie przezeń w tym samym czasie instruk-