Układy FPGA
Maciej Petko
Katedra Robotyki i Mechatroniki
D1-405, tel. 36-69
[e-mail]
29.11.2010 M. Petko, Układy elektroniczne w mechatronice (7)
1
Układy FPGA
" Wprowadzenie
" Rodzaje układów FPGA
" Struktura wewnętrzna
" Systemy w układach
programowalnych (SoPC)
" Podsumowanie
M. Petko, Układy elektroniczne w mechatronice (7)
2
Cyfrowe układy scalone
" Uniwersalne (bramki, mikroprocesory,
pamięci, układy peryferyjne,& )
 duża skala produkcji
 nieoptymalne
" Specjalizowane  dostosowane do
konkretnego zastosowania (ASIC 
Application Specific Integrated Circuit)
 zoptymalizowane
 drogie w opracowaniu -> opłacają się przy
produkcji > 105 szt.
" Programowalne  strukturę sprzętową
projektuje i programuje użytkownik poza
fabryką
M. Petko, Układy elektroniczne w mechatronice (7)
3
Rodzaje układów FPGA
FPGA (Field Programmable Gate Array)
matryca bramek programowalna przez
użytkownika   morze bramek z
programowalnymi połączeniami
CPLD (Complex Programmable Logic Device)
programowalna matryca makrokomórek
LUTCPLD (Look-up Table CPLD)
programowalna matryca makrokomórek
opartych na tablicach funkcji
Nazwa FPGA najczęściej używana jest do
wszystkich tych układów bez wnikania w ich
rzeczywistą strukturę
M. Petko, Układy elektroniczne w mechatronice (7)
4
CPLD - struktura
PIA
sygnały
zegarowe
LAB
i sterujące
we/wy we/wy
Makrokomórki są zgrupowane po 16 w bloki matryc logicznych
LAB (Logic Array Block)
Połączenia między blokami są realizowane przez programowalne
matryce połączeniowe PIA (Programmable Interconnect Array)
M. Petko, Układy elektroniczne w mechatronice (7)
5
CPLD - schemat makrokomórki
sygnały z innych
sygnały
makrokomórek bloku
zegarowe i sterujące
programowalny
przerzutnik
we/wy
do innych
sygnały
makrokomórek
z PIA
M. Petko, Układy elektroniczne w mechatronice (7)
6
y
i
o
j
o
a
ezr azsbo mt
w
hcyn ycan b m k
f
i
nu e na w
mr gor p
Matryce połączeniowe PIA
" Wszystkie makrokomórki oraz sygnały we/wy są połączone
ze sobą przez PIA
" Wszystkie sygnały są obecne w całym układzie, choć
niekoniecznie muszą być podpięte do danego bloku LAB
" Opóz
nienia wszystkich sygnałów są deterministyczne, co
odróżnia układy CPLD od FPGA
" Zasadnicza wada  rozmiar PIA rośnie wykładniczo wraz ze
wzrostem liczby bloków LAB
 ogranicza to skalowalność układów CPLD
 największe standardowe CPLD maja do 512
makrokomórek
M. Petko, Układy elektroniczne w mechatronice (7)
7
FPGA  współczesna struktura
na przykładzie rodziny Stratix II
pamięci
połączenia
LAB
we/wy
DSP
M. Petko, Układy elektroniczne w mechatronice (7)
8
Blok matryc logicznych LAB
połączenia
LE
wierszowe
połączenia
lokalne
połączenia
kolumnowe
Każdy LAB składa się z kilku elementów logicznych (Logic
Element LE), łańcucha przeniesień, łańcucha LUT, łańcucha
rejestrów, sygnałów sterujących oraz lokalnej sieci połączeń,
która umożliwia komunikację między poszczególnymi
elementami
M. Petko, Układy elektroniczne w mechatronice (7)
9
Element logiczny LE
" Tablica funkcji LUT (Look-Up Table)
" Konfigurowalny rejestr wyjściowy, który może pracować
jako przerzutnik RS, JK, D lub T
" A
ańcuch przeniesień (Carry Chain)
" A
ańcuch LUT (LUT Chain)
" A
ańcuch rejestrów (Register Chain)
" Dodatkowa logika sterująca
Każdy element logiczny jest spięty zarówno z lokalną,
jak i globalną siecią połączeń. Tablica LUT pełni rolę
generatora funkcji 4-argumentowej, natomiast łańcuch
LUT umożliwia połączenie tablic LUT z kilku
sąsiadujących LE w generatory funkcji o większej liczbie
wejść.
M. Petko, Układy elektroniczne w mechatronice (7)
10
Element logiczny LE
na przykładzie rodziny MAX II
we sygnały sterowanie
przeniesień przerzutnikiem
tablica funkcji
programowalny
(LUT)
przerzutnik
sygnały
wejściowe
sygnały
sterujące
wy sygnały
przeniesień
M. Petko, Układy elektroniczne w mechatronice (7)
11
ł
y angys
o
e wi cśj y w
Adaptacyjny moduł logiczny ALM
na przykładzie rodziny Stratix II
we sygnały
sumator rejestry
przeniesień
logika
kombinacyjna
sygnały
wejściowe
wy sygnały
przeniesień
W nowszych układach z serii Stratix Logic Element został
zastąpiony przez Adaptive Logic Module. Jeden LAB w układach
Stratix II zawiera 8 ALM i jest to logiczny odpowiednik 20 LE.
M. Petko, Układy elektroniczne w mechatronice (7)
12
ł
y angys
o
e wi cśj y w
Adaptacyjny moduł logiczny ALM
- tryby pracy
" Normal Mode  używany do prostej logiki, wstecznie
kompatybilny z logiką realizowaną w postaci dwóch 4-
wejściowych tablic LUT
" Extended LUT Mode  używany do realizacji
specyficznych funkcji 7-argumentowych
" Arithmetic Mode  używany do realizacji dodawania,
liczników, komparatorów, akumulatorów czy funkcji
parzystości
" Shared Arithmetic Mode  pozwala na realizacje
dodawania dla trzech argumentów, zarówno wewnątrz
pojedynczego ALM, jak i korzystając z zasobów 2 ALM
M. Petko, Układy elektroniczne w mechatronice (7)
13
Bloki cyfrowego przetwarzania
sygnałów DSP
blok mnożenia
blok dodawania
Ponieważ algorytmy
przetwarzania sygnałów
wymagają zwykle dużej liczby
operacji mnożenia i
dodawania, bloki DSP
realizują operacje MAC
(Multiply and Accumulate)
rejestry
M. Petko, Układy elektroniczne w mechatronice (7)
14
Blok DSP w układach Stratix V -
Variable Precision DSP Block
M. Petko, Układy elektroniczne w mechatronice (7)
15
Variable Precision DSP Block
" Natywne długości słowa: 9-, 18-, i 27-bity
" Efektywnie obsługiwane mnożenia zespolone 18 � 25 dla FFT
" Efektywnie obsługiwane formaty arytmetyki zmiennoprzecinkowej
" Wbudowane jednostki dodawania, odejmowania i akumulacji 64-
bitowej dla efektywnego przetwarzania wyników mnożenia
" Skaskadowane wejścia 18- i 27-bitowe tworzące odczepy linii
opóz
niającej dla filtrów
" W pełni synchronizowane operacje mnożenia o dużej wydajności
ze zoptymalizowanym zużyciem mocy
" Sprzętowy  przedsumator w trybach 18- i 27-bitowych dla filtrów
symetrycznych
" Wewnętrzny bank rejestrów współczynników do implementacji
filtrów
" Efektywnie obsługiwane 18- i 27-bitowe filtry systoliczne o
skończonej odpowiedzi impulsowej (FIR) z rozproszonym
sumatorem wyjściowym
M. Petko, Electronic systems in mechatronics (7)
16
Variable Precision DSP Block 
tryby działania
" Independent Multiplier (9-, 16-, 18-,
27-bit, or 36 � 18)
" Independent Complex Multiplier (18 �
18, 18 � 25, or a 27 � 27 bit)
" Multiplier Adder Sum (16-, 18-, 27-bit,
or 18 � 36)
" Sum of Square: (a ą b)2 � (c ą d)2 ,
18-bit inputs
" 18 � 18 Multiplication Summed with
36-Bit Input
" Systolic FIR (18- or 27-bit)
M. Petko, Electronic systems in mechatronics (7)
17
Połączenia
" Bardziej elastyczne niż w CPLD
" Zajmują mniej powierzchni
" Czasy propagacji niedeterministyczne
" Może się zdarzyć, że projekt nie
zmieści się w układzie ze względu na
brak wolnych połączeń, a nie logiki
M. Petko, Układy elektroniczne w mechatronice (7)
18
System w układzie
programowalnym SoPC
" SoPC  System on a Programmable Chip
" Układ programowalny (FPGA) w którym
zaprogramowano kompletny system
mikroprocesorowy: mikroprocesor(y),
pamięci, układy peryferyjne itp.
" Umożliwia mieszaną, programowo-
sprzętową realizację różnych algorytmów:
 przetwarzania sygnałów
 sterowania
 monitorowania
 &
M. Petko, Układy elektroniczne w mechatronice (7)
19
System w układzie
programowalnym SoPC
M. Petko, Układy elektroniczne w mechatronice (7)
20
Zalety stosowania układów
FPGA w sterownikach
" Przedłużenie okresu eksploatacji urządzeń
przez uaktualnianie nie tylko
oprogramowania, ale i sprzętowej warstwy
sterowników
" Możliwość dopasowania funkcjonalności do
wymogów konkretnej aplikacji lub
użytkownika
" Bez zmiany obwodu drukowanego
M. Petko, Układy elektroniczne w mechatronice (7)
21
Podsumowanie
" Układy FPGA są dynamicznie rozwijającą się
grupą układów scalonych
" Na obecnym etapie tego rozwoju możliwe
jest realizowanie całej części cyfrowej
sterowników w pojedynczym układzie
scalonym
 zwiększenie niezawodności
" Daje to nowe możliwości przy
projektowaniu
 elastyczność
M. Petko, Układy elektroniczne w mechatronice (7)
22