PROCESOR 68000 MOTOROLA

	680010	→	68008
	2
	3
	4
	6

μP 68000 dał początek całej rodzinie układów w których od samego początku wprowadzono konsekwentnie 32 bitowe rejestry a model programowy na poziomie użytkownika jest identyczny we wszystkich μP. Z rozwiązania 6800 odnośnie architektury, nie przejęto niczego. Model programowy to 8 rejestrów danych i 8 rejestrów adresowych. Wszystkie rejestry są symetryczne (mogą spełniać te same funkcje). Ósmy rejestr adresowy jest podwójny (A7, A7') i jest on wskaźnikiem stosu przełączanym automatycznie przy przejściu pomiędzy poziomami nadzorcy i użytkownika. Po wyzerowaniu μP startuje z poziomu nadzorcy i jedynie z tego poziomu może w pełni wykorzystywać listę rozkazów i związane z nią rejestry poziomu uprzywilejowanego.

Liczba tych rejestrów sukcesywnie wzrasta w kolejnych μP (z końcówkami 20,30,40,60....) co związane jest z wprowadzaniem pamięci podręcznej i zintegrowanego koprocesora, oraz układu zarządzania pamięcią. Dopiero od 68020 wprowadzono 32 bitowe pełne szyny adresu danych. Jak każda MOTOROLA posiada ona jednolitą przestrzeń adresową (układy we/wy ulokowane w pamięci).

Odnośnie współpracy z magistralą μP rodziny są przystosowane do pracy w systemach normalnie niegotowych. System przerwań został rozszerzony do siedmiu poziomów plus poziom braku żądania obsługi.

Lista rozkazów podstawowego układu 68000 zawiera tylko 76 pozycji. Jednakże praktycznie każdy rozkaz może występować w wielu trybach adresacji a niektóre dla różnych warunków co daje ostatecznie kilka tysięcy instrukcji.

W rozbudowie w stosunku do 6800 uległ zestaw trybów adresacji np. postinkrement, predekrement, adresacja względna dla danych.

• 68000 str.1 Co się dzieje po wyzerowaniu procesora. Sięga on do lokacji zerowej pierwszej, drugiej, trzeciej, odczytuje wskaźnik stosu nadzorcy a do lokacji czwartej, piątej, szóstej i siódmej wpisuje wartość początkową licznika rozkazów. Pierwsze 8 lokacji to jakby lokacje rozruchowe.

• 680000 str.1 - FC podają czy jest to poziom nadzorcy czy użytkownika, czy dostęp do danych czy do kodów programu

• 680000 str.2 - tabela 256 adresów czterobajtowych, tabela zajmuje pierwszy kilobajt przestrzeni adresowej. Są tutaj różne adresy startowe w przypadku różnych stanów wyjątkowych wewnętrznych i zewnętrznych. Tabela ta znajduje się na poziomie nadzorcy w obszarze danych za wyjątkiem ośmiu pierwszych lokacji które procesor czyta z obszaru kodu nadzorcy.

μP 68000 (i następne) rozróżnia sprzętowo typ kontaktu, na liniach FC0 - FC2, pojawia się formacja czy cykl magistrali dotyczy poziomu nadzorcy czy użytkownika, a także czy μP sięga do programu czy do danych. Na podstawie linii FC można więc zrealizować sprzętową separację obszarów użytkownika i nadzorcy. Wprowadzając linie FC (względnie ich inaczej kodowanie ekwiwalenty) do dekoderów adresowych. Jeśli dekodery adresowe nie uwzględniają linii FC to przestrzenie adresowe danych i nadzorcy a także danych i kodu nakładają się na siebie. Pierwszy kB przestrzeni adresowej zajmuje 256 elementowa tabela adresów startowych ładowanych do PC w przypadku różnych stanów wyjątkowych bądź przerwań. Tabela ta ulokowana jest w obszarze danych nadzorcy (pamięć RAM).Jedynym wyjątkiem są dwa pierwsze adresy (lokacje od 0-7) które μP czyta po wyzerowaniu z oczywistych względów z obszarów kodów nadzorcy gdzie musi znaleźć się pamięć stała.

W μP MOTOROLI konsekwentnie stosowane jest wyrównanie binarne dla kodu a zalecane jest dla danych. KO wszystkich instrukcji mają jednolity dwubajtowy format i próba wpisania do PC wartości nieparzystej kończy się stanem wyjątkowym błędu adresu. Wyrównanie binarne przyspiesza pracę magistrali eliminując 2 cyklowe kontakty ze słowem spod adresu nieparzystego.

Ponieważ DB ma 16 linii nie występuje sygnał A0, zamiast tego μP dysponuje dwoma sygnałami strobu danych indywidualnie dla każdego bajtu (połówki) szyny danych. Istnienie linii FC powoduje w konsekwencji przy ich wykorzystaniu 4 krotne zwiększenie dysponowania przestrzeni adresowej.

Linia AS potwierdza ważność nie tylko adresu ale także linii FC oraz sygnału R/W informującego o kierunku przesyłania danych. Bity 24 - 31 licznika programu nie są wyprowadzone na zewnątrz, aczkolwiek w software występuje zawsze adresacja pełna 32 bitowa.

Dopasowanie czasu trwania cyklu μP do możliwości czasowych zaadresowanej karty zapewnia sygnał DTACK. Musi on być wysterowany przez każdą kartę natychmiast gdy jest ona szybka i z opóźnieniem kiedy karta pragnie wydłużenia cyklu, po zakończeniu cyklu każda karta musi zdeaktywować bramkę sterującą linią DTACK.

A

R / W

R

natychmiastowe wycofanie

Jeżeli karta jest szybka to jest sygnał DTACK pod warunkiem zgodności adresu powtórzy kształt strobu DS. Jeżeli potwierdzenie nie nadejdzie to układ czasowy na karcie CPU wykryje przekroczenie czasu najdłuższego cyklu i wysteruje wejście BERR. μP mimo braku potwierdzenia na linii DTACK zakończy cykl magistrali i przejdzie do obsługi błędu magistrali. Podłączenie na stałe do poziomu niskiego wejścia DTACK powoduje że μP nie wydłuży cyklu oraz niemożliwe będzie wykrycie kontaktu z lokacją nieobsadzoną. Pełne wyzerowanie μP po włączeniu napięć zasilających dokonuje się po włączeniu RESET i HALT, zerowanie ciepłe wystarczy wyłączenie linia RESET. Linia ta jest dwukierunkowa. μP może, wykonując rozkaz RESET wyzerować wszystkie swoje układy peryferyjne za wyjątkiem siebie samego. Jeżeli po stwierdzeniu błędu magistrali podany oprócz BERR także sygnał HALT to μP powtórzy błędny cykl. Ilość takich powtórzeń nie jest limitowana. Sama linia HALT może być wykorzystana do krokowania μP. μP po stwierdzeniu niskiego aktywnego stanu, kończy cykl potem wchodzi w stan nieaktywny bądź wysokiej impedancji i pozostaje w nim tak długo dopóki podtrzymamy niski stan linii HALT. Jeżeli linie HALT μP wysteruje na zewnątrz oznacza to stan zablokowania. W stanie tym μP nie przyjmuje przerwań, może jedynie oddać magistrale, a efektywne wyprowadzenie z powyższego stanu zablokowania możne zrealizować sygnałem zerującym.

Dostępem do magistrali sterują linie BR, BG i BGACK. Układ (arbiter) żądający dostępu aktywuje wejście BR. uP niezależnie od stanu zaawansowania cyklu przekazuje obietnice zwrotu magistrali na linii BG. Układ przejmujący magistralę musi samodzielnie rozpoznać fakt zakończenia cyklu μP na podstawie oprócz linii BR nieaktywnych poziomów sygnałów AS oraz DTACK. O fakcie przejęcia magistrali informuje μP linią BGACK. Linia ta równocześnie blokuje bufory trójstanowe na karcie CPU pomiędzy μP a magistralą. Od momentu wysterowania BGACK pierwotne żądanie BR może zostać wycofane. Czas zaboru magistrali jest nielimitowany.

μP 68000 jest jeszcze przystosowany do współpracy z programowalnymi peryferyjnymi interfejsami rodziny 6800 (np. sterowniki ekranu, porty szeregowe i równoległe). Układy te wymagają synchronicznego cyklu magistrali. Jeśli μP wybierze adres takiej karty to dekoder spowoduje, że zostanie wysterowana linia VPA (logika OC). μP przejdzie wtedy w tryb synchronicznej pracy magistrali. Strobem przesyłania danych będzie linia E, ważność adresu potwierdzi linia VMA. W cyklu synchronicznym ponadto będzie wykorzystywana linia R/W i szyna danych (zwykle dolna połowa). W cyklu synchronicznym stan linii DTACK jest ignorowany. Linie VPA wykorzystuje ponadto w celu tak zwanej autowektoryzacji przerwań.

Poziom żądania obsługi podawany na linie IPL0 i IPL2. Powstaje on na wyjściach n-kodera priorytetowego ponieważ na magistrali występuje 7 poziomów żądań IRQ1 - IRQ7.

IRQ7

.

.

.

IRQ1

N-nkoder przesyła do μP zanegowany kod binarny najważniejszego żądania. Będzie ono przyjęte jeżeli jego poziom przewyższa poziom maski zapisanych na liniach I2 - I0 w bajcie systemowym rejestru stosowego. Bajt ten jest dostępny wyłącznie z poziomu nadzorcy. Wartość I2 - I0 po wyzerowaniu równa się 111. Przechodząc do obsługi μP kładzie na stosie poprzedni poziom maski a do bajtu systemowego wprowadza poziom aktualnie obsługiwany. Jest więc możliwość przerwania jednej obsługi przez żądanie na wyższym poziomie. Poziom siódmy (zera na ...................... ) jest poziomem ekwiwalentnym NMI i jest przyjmowany zawsze. Jak każde NMI moment przyjęcia określony jest zboczem tzn. co najmniej jedna linia IPL musi przejść ze stanu 1 na zero a pozostałe w tym momencie muszą być w stanie niskim.

MPL2

MPL1

MPL0

Nie jest możliwa eliminacja n-kodera priorytetu i wyprowadzenie linii IPL na magistralę gdyż mogło by dojść do niezamierzonego zsumowania się poziomów obsługi.

₃

₂

₁

---