INFORMATION MEASURES IN POWER DISSIPATION OF DIGITAL CIRCUITS.

Wprowadzenie do zagadnienia rozpraszania mocy w układach logicznych.

Ten rozdział pracy analizuje podstawowe zagadnienia związane z mocą rozpraszaną w układach logicznych. Poddano analizie zagadnienie zapotrzebowania na metody określania rozpraszanej mocy w projektowanym układzie oraz praktycznie stosowane techniki analizy mocy. Ponadto przedstawiono mechanizm procesu rozpraszania mocy przez układ oraz scharakteryzowano podstawowe elementy wpływające na wartość konsumowanej mocy.

1. ANALIZA ZAPOTRZEBOWANIA NA METODY OKREŚLANIA MOCY ROZPRASZANEJ W UKŁADACH LOGICZNYCH.

1. Metody określania mocy rozpraszanej na różnych etapach projektowania układów logicznych.

Określanie mocy rozpraszanej przez układy logiczne jest wśród zagadnień projektowania układów elementem stosunkowo nowym. Stąd też, mimo istnienia sprawdzonych i skutecznych metod, ciągle poszukuje się nowoczesnych i lepszych rozwiązań. Aktualność zagadnienia analizy projektowanych układów logicznych pod kątem zużywanej mocy ma swoje dwa źródła: coraz większa skala integracji oraz coraz większa liczba tranzystorów powoduje powstawanie tak dużych mocy na niewielkich jednostkach powierzchni, że powstałe w ten sposób ciepło staje się zagrożeniem dla poprawności funkcjonowania, a nawet struktury fizycznej układu; analiza mocy wydzielanej przez układ może być punktem wyjścia zarówno dla procesu przeprojektowania układu, jak i etapem określania wymogów warunków zewnętrznych w jakich będzie mógł pracować układ (dodatkowe chłodzenie układu etc.);

~ powszechność przenośnych urządzeń elektronicznych stwarza konieczność oceny projektów układów elektronicznych przeznaczonych dla tych produktów, nie tylko pod względem wielkości, szybkości działania czy kosztów wytwarzania, lecz także, ze względu na ograniczony czas życia baterii zasilających, mocy zużywanej przez układ.

Nowoczesne projektowanie układów logicznych wspomagane komputerowo niezależnie od stosowanych środków i metod można przedstawić jako proces składający się z kilku dobrze zdefiniowanych etapów [Murog86, Majew86].

Specyfikacja systemu Projekt funkcjonalny Projekt logiczny Projekt układu elektrycznego Projekt topografii struktury.

Rysunek1-1. Etapy projektowania systemów VLSI.

Na rysunku 1-1 przedstawione zostały główne etapy projektowania systemów VLSI:

~ specyfikacja systemu, to pierwszy etap projektowania układu logicznego, precyzujący jego właściwości;

~ projekt funkcjonalny otrzymujemy poprzez rozbicie systemu na elementarne bloki funkcjonalne (podukłady) lub rejestry, precyzuje on zależności funkcjonalne między poszczególnymi blokami lub rejestrami. Już na tym etapie projektowania niezbędne jest oszacowanie mocy zużywanej przez układ.

~ projekt logiczny zawiera szczegółową specyfikację budowy logicznej bloków funkcjonalnych układu. Oznacza to znajomość struktury wewnętrznej układu na poziomie bramek logicznych. Właśnie na tym etapie projektowania układu logicznego możliwe jest stworzenie

neuronowego modelu układu logicznego i wykorzystanie go do

szacowania mocy zużywanej przez układ;

~ projekt układu elektrycznego i projekt topografii struktury kończą projektowanie układu logicznego; zawierają specyfikację technologii,

w której zostanie wykonany układ, projekt połączeń między elementami struktury wewnętrznej oraz wyprowadzeń zewnętrznych.

Przenoszenie na projektowanie (zwłaszcza na jego początkowe etapy) coraz większej części ogólnych kosztów wytworzenia układu scalonego powoduje konieczność wykonywania wielu elementów analizy układów na jak najwcześniejszym etapie projektowym; dotyczy to również analizy mocy wydzielanej przez układ. Stąd też określanie mocy konsumowanej przez układ bądź elementy układu odbywa się na etapie projektu logicznego, a pierwsze szacowanie na etapie projektu funkcjonalnego.

2. Metoda oparta o model neuronowy wśród innych metod oceny mocy rozpraszanej w układach logicznych.

Metoda szacowania mocy rozpraszanej przez układy logiczne analizowana w niniejszej pracy oparta jest o neuronowy model układu logicznego. Do budowy modelu neuronowego wykorzystywana jest sieć neuronowi Hopfielda. Zastosowanie takiego, a nie innego typu sieci wiąże się z ze specyficznymi właściwościami sieci Hopfielda, w szczególności z funkcją energii, charakteryzującą stan stabilności sieci.

Sieć neuronowi tworzy model układu na poziomie logicznym, na tym też etapie projektowania możliwe jest jego stworzenie. Neuronowy model układu cechuje ogromna uniwersalność i elastyczność. Na jego podstawie możliwe jest jego stworzenie.

Rysunek 1-2. Dziedziny zastosowań neuronowego modelu neuronowego układu układu logicznego.

Neuronowy model układu cechuje ogromna uniwersalność i elastyczność. Na jego podstawie możliwe jest symulowanie pracy układu, wyznaczanie wektorów testowych, jak i obliczanie mocy wydzielonej w układzie. Stworzenie modelu neuronowego układu logicznego daje więc możliwość wszechstronnej analizy projektowanego układu logicznego.

Rysunek 1-3. Proces określania mocy rozpraszanej w układzie na poziomie logicznym.

Rysunek 1-3 przedstawia całość procesu szacowania mocy rozpraszanej w układzie na etapie projektu logicznego. Metody analizy mocy na poziomie logicznym (a do takich należy metoda opierająca się o sieci neuronowe) zazwyczaj dostarczają na podstawie projektu logicznego układu danych (dokładnych lub przybliżonych) o dynamicznych własnościach układu (jest to najczęściej aktywność). Jako takie nie dają więc odpowiedzi jaka jest moc wydzielana przez układ. Do określenia dokładnych wyników niezbędna jest jeszcze wiedza o parametrach związanych z technologią wykonania (pojemność elementów logicznych w układzie). Wyjątkiem jest metoda oparta o sieci neuronowe, w których parametrach zawarte są od razu informacje o technologii wykonania układu.

Tabela 1-1 przedstawia krótki przegląd prac związanych z zagadnieniem zastosowania sieci neuronowych do rozwiązywania problemu szacowania mocy rozpraszanej przez układy logiczne.

Tabela 1-1. Przegląd publikacji związanych z tematem pracy.

2. MECHANIZM ROZPRASZANIA MOCY W UKŁADACH LOGICZNYCH.

W ogólności moc zużywana w układach logicznych CMOS jest złożoną funkcją opóźnień propagacji, częstotliwości zegara, parametrów technologii wykonania, topologii układu oraz wektora wejściowego lub sekwencji wektorów wejściowych [Devad92]. Ten ostatni element w najistotniejszy sposób czyni szacowanie mocy procesem złożonym obliczeniowo; liczba sekwencji wektorów wejściowych, które mogą pojawić się na wejściu, jest wykładniczą funkcją ilości wejść układu.

Uproszczony model energetyczny układu, który w dostarcza zupełności satysfakcjonującego przybliżenia rzeczywistości, można wyprowadzić bazując na trzech prostych założeniach [Glass85]:

~ jedyną pojemnością występującą w bramkach technologii CMOS jest

pojemność wyjściowa,

~ ładunek elektryczny przepływa albo od zasilania do pojemności

wyjściowej bramki. albo z pojemności wyjściowej bramki do zera,

~ każda zmiana stanu potencjału wyjściowego bramki jest zmianą z

potencjału zasilania do zera lub odwrotnie.

Biorąc pod uwagę te wszystkie założenia można stwierdzić, że energia

konsumowana przez pojedynczą bramkę logiczną jest dana wzorem [Glass8s]:

0.5CV²_cN_g

gdzie C jest pojemnością wyjściową bramki, N_g - całkowitą ilością zmian stanu węzła wyjściowego bramki, V_c - wartością napięcia zasilającego. Powyższy wzór można rozszerzyć dla całego układu logicznego:

gdzie n jest liczbą bramek w układzie.

Niektóre techniki analizy mocy w układzie logicznym nie dostarczają nam

całkowitej ilości zmian stanów węzłów w układzie lecz jedynie ich średnią ilość z jednym cyklu zegarowym (czyli prawdopodobieństwo zmian). Wówczas średnia moc wydzielona w układzie:

gdzie A jest średnią aktywnością węzła układu, f - częstotliwością taktowania układu.

Przykład. Wyznaczanie wektorów wejściowych powodujących rozpraszanie największej mocy w układzie.

Na rysunku 1-4 przedstawiony jest układ logiczny - a, b, c, to wejścia układu, d, e, f, węzły, w których następują zmiany stanów, wpływające na moc rozpraszaną. Największa liczba zmian na wyjściach bramek logicznych występuje przy 10 (z 64 możliwych) różnych parach wektorów wejściowych. Na przykład, gdy na wejściu pojawi się wektor X=(0,0,0), a następnie X=(1 ,1 ,1 ), we wszystkich węzłach (d, e, f) nastąpi zmiana stanu. Wówczas (zgodnie z wzorem 1.2) moc rozproszona przez układ (będąca jednocześnie maksymalną mocą rozproszoną ) wyniesie 1.5V_C²C (zakładamy jednakową wartość C wszystkich elementów logicznych w układzie).

Rysunek 1-4. Układ, dla którego wyznaczona jest maksymalna rozproszona moc.

1. PARAMETRY WPŁYWAJĄCE NA MOC ROZPRASZANĄ PRZEZ UKŁAD.

W niniejszym rozdziale uczyniona zostanie krótka analiza oraz usystematyzowanie wielości parametrów oraz. czynników, mających wpływ na moc zużywaną przez układ. Ponadto scharakteryzowane zostaną dodatkowe procesy zachodzące w pracującym układzie logicznym, nie pozostające bez wpływu na opis energetyczny układu.

1.3 Pojemność elementu logicznego.

Pojemność bramki logicznej jest parametrem, który wraz z napięciem zasilającym bramkę określa zdolność bramki do gromadzenia ładunku elektrycznego. Ponieważ rozpraszanie mocy związane jest ze zmianą stanu bramki (czyli gromadzeniem i usuwaniem ładunku z pojemności reprezentowanej przez bramkę), pojemność w bezpośredni sposób wpływa na wartość rozpraszanej mocy. Pojemność elementu logicznego związana jest z technologią wykonania układu scalonego. Zazwyczaj poprawne jest także założenie, że niezależnie od typu, wszystkie bramki danego układu logicznego (o ile jest on wykonany jako jeden układ scalony) posiadają jednakową pojemność.

1.3 Aktywność układu logicznego.

W układach CMOS rozpraszanie energii następuje tylko wówczas, gdy zmieniają się potencjały węzłów układu. Aktywność danego węzła odpowiada prawdopodobieństwu z jakim może on zmienić stan. W przypadku statycznych układów CMOS zależne jest ono od sekwencji dwóch wektorów wejściowych podanych na wejścia całego układu [Devad92] [Macii96].

Przykład. Określanie mocy zużywanej przez pojedynczą bramkę logiczną. Rozpatrzmy bramkę OR.

Rysunek 1-5. Rozpraszanie mocy w bramce OR.

Poniższa tabelka prezentuje wszystkie możliwe sekwencje dwóch kolejnych wektorów podawanych na wejście naszego „miniukładu”. Oznaczenia .x' y' f' oznaczają stan wejść i wyjść bramki w chwili t, x'' y'' f” - w chwili t+1, czyli po upływie pojedyńczego kwantu czasu. Jeżeli zmienia się stan węzłów układu (w tym konkretnym przykładzie tylko jednego - f), układ konsumuje pewną porcję energii. W poniższej tabelce sytuacja taka została oznaczona w rubryce e znakiem „+”.

Tabela 1-2. Zestawienie wektorów stanu bramki OR powodujących wydzielanie mocy.

1.3.3 Korelacje między sygnałami.

Przy znajomości wszystkich parametrów układu, wyznaczenie maksymalnej rozpraszanej mocy, sprowadza się do określenia tak zwanej aktywności układu, czyli maksymalnej ilości zmian w węzłach w jednym cyklu zegarowym. W powyższym przykładzie, dla pojedynczej bramki OR, jeżeli założymy, że na wejściu układu pojawiać się będą zupełnie przypadkowe sygnały (tzw. „biały szum”), aktywność węzła wyjściowego wynosi 0.375.

Jak z powyższego przykładu wynika dokładna analiza nawet niewielkich układów logicznych jest wręcz niemożliwa. Jeżeli badać będziemy układ o 10 wejściach, konieczna będzie symulacja układu dla 1048576 wektorów wejściowych.

W rzeczywistych układach sygnały, z którymi mamy do czynienia są skorelowane: czasowo, przestrzennie lub sekwencyjnie [Schne96]. Nieuwzględnienie korelacji między sygnałami może niejednokrotnie prowadzić do nieścisłości w przeprowadzanej analizie. Możemy wyróżnić trzy rodzaje korelacji między sygnałami.

Korelacja czasowa - następna wartość sygnału zależy od jej wartości poprzedniej. Korelacja przestrzenna - nawet brak korelacji sygnałów wejściowych nie oznacza, że wewnętrzne sygnały układu nie są skorelowane; właśnie korelacja wynikająca z topologii układu nazywa się korelacją przestrzenną.

Korelacja sekwencyjna - korelacje zachodzące w układzie, wynikające z sekwencyjnego jego charakteru, na przykład wpływ sygnału reset na inne sygnały.

1.3.4 Opóźnienia w propagacji sygnału.

Opóźnienia w propagacji sygnału ([Devad92] [Schne96]) związane są z różnymi długościami „dróg”, jakie muszą pokonać sygnały docierające do wejścia danego elementu logicznego i niezerowymi czasami przełączeń elementów logicznych.

Opóźnienia w propagacji powodują, że przebiegi sygnałów na wejściu bramki w układzie logicznym nie są synchroniczne. Doprowadza to do sytuacji, w której na wyjściu elementu logicznego mogą pojawiać się stany, które pojawiać się nie powinny, nie wynikają bowiem z własności funkcjonalnych układu. W związku z

tym w niektórych węzłach układu mogą powstawać stany niestabilne - krótkotrwałe zmiany wartości węzłów, zużywające dodatkową moc.

2. ANALIZA PRAKTYCZNIE UŻYWANYCH METOD OCENY MOCY ROZPRASZANEJ W UKŁADACH LOGICZNYCH BINARNYCH.

Niniejszy rozdział skupia się na analizie tzw. klasycznych metod oceny mocy rozpraszanej w układach logicznych. Klasycznych, czyli opartych o techniki informacyjne, statystyczne i inne, w odróżnieniu od techniki odwołującej się do sieci neuronowych. Rozdział ten ma dać analizę problemu szacowania mocy w nowoczesnych systemach projektowania układów, wskazać problemy na jakie napotykają projektanci oraz stworzyć bazę porównawczą dla metody opartej o sieć neuronową Hopfielda.

1. Ocena rozpraszanej mocy w oparciu o transformacje funkcji logicznych.

Podejście do oceny mocy rozpraszanej w układzie oparte na transformacji funkcji boolowskiej działa na poziomie bramek logicznych układu. Zakłada ono przekształcenie logicznego opisu badanego układu w system funkcji wektora wejściowego, w którym każda z funkcji jest skojarzona z wyjściem jednej bramki układu. Funkcja to przyjmuje wartość 1, jeżeli w węźle następuje zmiana stanu, lub 0, jeżeli zmiana nie następuje. Następnie na podstawie ważonej sumy wyjść systemu funkcji, znajdowany jest wektor (bądź sekwencja wektorów) powodujący największą ważoną aktywność układu. Wagą jest pojemność wyjściowa bramki. Otrzymana w ten sposób wielkość stanowi główny element opisujący moc rozpraszaną w układzie [Devad92].

Dla statycznych kombinacyjnych układów CMOS konieczne jest skonstruowanie takiej funkcji, która zależy od sekwencji dwóch wektorów wejściowych. Jeżeli zaniedbamy opóźnienie powodowane przez bramki oraz oznaczymy przez v~ pierwszy z sekwencji wektorów, przez v~ - drugi (który pojawił się po czasie t), a przez h; funkcję logiczną reprezentowaną przez i-tą bramkę, to funkcja logiczna, której poszukujemy powinna spełniać warunek [Devad92]:

Oznacza to, że konieczne jest teraz znalezienie sekwencji wektorów wejściowych v₀, v_t, które maksymalizują wartość
, gdzie C; jest pojemnością wyjściową bramki i, a zapis i|f_i=1 oznacza sumę po wszystkich i, dla których spełniony jest warunek f_i=1.

1.4 Ocena rozpraszanej mocy w oparciu o techniki informacyjne. Interesującą klasą metod oceny energii jest klasa bazująca na koncepcji entropii układów logicznych. Kluczowym faktem wykorzystywanym w takich metodach jest to, że energia konsumowana przez elektroniczny blok funkcjonalny jest proporcjonalna do sumy pracy obliczeniowej wykonywanej przez tenże blok. Jeżeli pracę obliczeniową uznamy za ilość informacji, którą generuje układ logiczny, to miarą tej pracy będzie entropia sygnałów w układzie. Metody oparte o techniki informacyjne nie korzystają bezpośredni z aktywności węzłów układu, lecz z ilości informacji przetwarzanej przez układ.

Metody oparte o techniki informacyjne można podzielić przynajmniej na dwie grupy:

~ funkcjonujące na poziomie logicznym bramek, korzystające z opisu struktury układu;

~ funkcjonujące na poziomie architekturalnym, czyli nie korzystające z opisu struktury układu, lecz jedynie z opisu sygnałów wejściowych i wyjściowych.

Pierwszy typ metod skupia się na oszacowaniu aktywności węzłów układu bez konieczności symulacji pracy układu - dokonywane jest to dzięki obliczaniu entropii lub energii informacyjnej układu [Marcu96]. Dzięki znajomości entropii sygnału wejściowego i strukturze układu można uzyskać przybliżone wartości entropii wyjściowej, a następnie na dowolnym poziomie układu (czyli inaczej w dowolnym węźle).

Mając do dyspozycji badany układ możemy stworzyć jego strukturalny lub funkcjonalny opis. Na podstawie dokonanego opisu możliwe jest określenie entropii wyjściowej lub energii informacyjnej wyjściowej a w dalszej kolejności średniej entropii (energii informacyjnej) i średniej aktywności węzłów w układzie [Marcu96]. Obie metody - stosująca entropię i energię informacyjną - są do siebie podobne i korzystają z tych samych zjawisk w układzie. Alternatywą dla wymienionych metod jest metoda opierająca się o symulację działania układu logicznego. Wówczas entropię układu wyliczamy nie z przybliżonych zależności opierających się o opis układu, lecz z wyników badań symulacyjnych. Jednak w ten sposób traci się zdecydowanie na szybkości działania algorytmu, nie zrekompensowanej wydaje się wystarczająco zwiększoną dokładnością obliczeń. Druga grupa metod informacyjnych opiera się na tabelach prawdy układu lub na drzewach decyzyjnych, zawierających te same informacje co tabele prawdy [ChiHo97, Lioy97]. Metody te należą do szacunkowych, ze względu na to, że nie uwzględniają struktury układu, obliczenia dokonane na ich podstawie można uznać jedynie za przybliżone. Opierają się one również na pojęciu entropii. Moc rozpraszana przez układ obliczana jest na podstawie entropii wejściowej i wyjściowej układu, otrzymanych na podstawie tabeli prawdy. Jak udowodniono w [ChiHo97] oraz istnieje ścisła zależność między entropią układu a mocą przez niego zużywaną.

Prace [Marcu95] oraz [Najm95] pokazują, że w układach CMOS, gdzie moc rozpraszana jest ściśle związana ze średnią aktywnością węzłów układu oraz pojemnością elementów logicznych, obydwa główne parametry można wyrazić w postaci entropii układu. Daje to możliwości wstępnego szacowania mocy zużywanej przez układ już na bardzo wczesnym etapie projektowym. W praktyce czynnikiem determinującym dokładność tych metod jest uwzględnianie oraz sposób uwzględniania korelacji między sygnałami. Stwarza to możliwość konstrukcji całej rodziny metod o różnych dokładnościach i co za tym idzie różnych kosztach obliczeniowych.

5 PODSUMOWANIE.

W pierwszym rozdziale zawarto analizę zjawiska rozpraszania mocy w układach logicznych, przedstawiono podstawowe czynniki i zjawiska wpływającej na jej wielkość oraz ogólny zarys praktycznie stosowanych metod jej szacowania.

1. Krytyczną obliczeniowo składową zjawiska rozpraszania mocy jest aktywność układu logicznego (lub jego entropia).

2. Mimo istnienia wielu skutecznych rozwiązań problemu analizy mocy, zapewniających zróżnicowaną dokładność i działających na różnych etapach projektowania, konieczne wydaje się poszukiwanie nowych.

3. Wśród kilku interesujących i nowoczesnych podejść do analizy mocy pojawiły się w ostatnich latach także rozwiązania oparte o sieci neuronowe; jak się wydaje są one jednak nieco niedoceniane i choć dzisiaj jeszcze nie znajdują praktycznego zastosowania, wydają się warte bliższego zainteresowania.

Wykonał: Krzysztof Kowalski, gr.26. Strona 14 2000-01-27

---