Podzial ukl cyfr ze wzg na -sposob wykonania:-SSJ(bramki log)MSJ(rejestry,liczniki)LSJ(pamieci,ukl programowalne)VLSJ(ukl procesorowe) -wykorzystane elem polprzewodnikowe-RTL-Proste ukl. logiczne, mała obciążalność,mała odpornośc na zakłocenia DTLProste ukł. logine diod-tranz-rezyTTL(74xx)-złożone ukl. logiczne tranz-tranz, przeciwsobny stopień wyjściowy, pracujące do częst. 25MHz,obciążalnośc do 10 bramek(74Hxx)-duza szybkosc,2x wiecej mocy niz 74xx,rezystory w stand mialy pol wartosci(74Lxx)-maly pobor mocy,4x wolniejsze od stand (74Sxx)-z tranzystorami nienasycajacymi sie,zastapila serie 74H,3x szybsza i 2x wiecej moy niz stand(74LSxx)-ukl malej mocy z tranzystorami schotkyego,zastapila 74xx,nieco szybsze niz stand,5x mniej mocy ECL- szybkie ukl logiczne o sprzężeniu emiterowym, zasilane napęciem ujemnym, dużypobór mocy, mały stopień scaleniaDZTL- CMOS -4000-zasilanie 3-12V,w stanie statycznym nie pobieraly mocy,napiecie wyjsciowe rail to rail,obwody wejsc nie pobierajace pradu,mala szybkosc ok 1MHz -4000B-zasilane nap. od 3 do 18V, zabezpieczenia obwodów wejściowych, szybkość 3,5MHz Podst. parametry charakteryzujące ukł. cyfrowe: Czas propagacji "td"syg. przez bramkę, czas naratania tn i opadania to sygnału na wyjściu bramki, współczynnik powielania bramki"n", liczba wej. bramki "m", napiecie zasilania E Vcc, moc strat bramki P, Margines zakłoceń statycznych i dynamicznych, maks. częst. przęłączania przerzutnilków.
Aksjomaty Boola- Pr łączności-(A+B)+C=A+(B+C),(AB)C=A(BC) przemienności-A+B=B+A,AB=BA ist 1 elem ident A+0=a,A*1=A dopełnienia-A+A_=1,AA_=0// Tożsamości: A+1=1,A*0=0,A+A=A,A*A=A,A_ _=A,(A+B)_=A_*B_,(AB)_=A_+B_,A+BC=(A+B)(A+C),A(B+C)=AB+AC,A+AB=A,A(A+B)=A,A+A_=1,A*A_=0//przerz JK MS: A-zablok br 3,4 odciecie S od M B-odblok 1,2 i RS->M C-zabok 1,2 i odciecie M od RS D-przepisanieD->S
Pamieci stale-ROM,PROM,EPROM,OTP,FLASH Ukl progr- PLA(1 ukl prog) PAL(struktura przyjeta w dalszych ukl) GAL(wielokrotne prgoramowanie) CPLD(prog w standardzie JLAG,uklady ISP) LCA(najbardziej zlozone) DEMULTI(działanie polega na połączeniu wej x do jednego z wyj y. Nr wyj jest określany przez podanie jego nr na linie adresowe a0... an-1. Na pozostałych wyjś panuje stan zera logicznego) MULTI(działanie polega na połączeniu jednego z wejść x z wyjściem y. Nr wej jest określany przez podanie jego nr na linie adresoweMET MC CLUSKEYA 1.wszystkie pelne iloczyny wpisuje sie w kolumnie licz bin piszac 0 zamiast x i 1 za x 2. 2 kolumn tworzy sie z liczb 1 kol dzielac na grupy.w 1 wierszu grupa same zera nastepnie liczby zawierajace jeden itd 3.3 kolu powstaje w wyniku sklejen kol 2 4.nastepne kol powstaja z poprzednich Konczy sie gdy nie mozna wykonac sklejen.5wyrazenia z ost kol zmienia sie na postac literowa. 6.tworzy sie tablica implikantowMinim Quina-sklejanie niepelne Ax+Ax_=Ax+Ax_+A pochłanianie A+Ax=A+Ax_=A, po wyk wszystkich jest postac skrocona, implikant-fkcj f to fkcja g dla wszystkich kombinacji wartości arg jeśli g=1 to f=1 implikant prosty-to iloczyn G ktory zmienijszony o jakas zmienna nie jest implikantem, poprzez usuniecie wszystkich zbednych prostych implikantow otrzymuje sie postac minimalna po uproszczeniu uzyskuje sie postacie koncowe z ktorych 1 jest minimalna za pomoca tablic implikantow