1. Układy cyfrowe.

Układy cyfrowe to rodzaj układów elektronicznych, w których sygnały napięciowe przyjmują tylko określoną liczbę poziomów, którym przypisywane są wartości liczbowe. Najczęściej (choć nie zawsze) liczba poziomów napięć jest równa dwa, a poziomom przypisywane są cyfry 0 i 1, wówczas układy cyfrowe realizują operacje zgodnie z algebrą Boola i z tego powodu nazywane są też układami logicznymi. Obecnie układy cyfrowe budowane są w oparciu o bramki logiczne realizujące elementarne operacje znane z algebry Boola: iloczyn logiczny (AND, NAND), sumę logiczną (OR, NOR), negację NOT, różnicę symetryczną (XOR, EXOR) itp. Ze względu na stopień skomplikowania współczesnych układów wykonuje się je w postaci układów scalonych.

Zalety układów cyfrowych:

• Możliwość bezstratnego kodowania i przesyłania informacji - jest to coś, czego w układach analogowych operujących na nieskończonej liczbie poziomów napięć nie sposób zrealizować.

• Zapis i przechowywanie informacji cyfrowej jest prostszy.

• Mniejsza wrażliwość na zakłócenia elektryczne.

• Możliwość tworzenia układów programowalnych, których działanie określa program

Wady układów cyfrowych:

• Są skomplikowane zarówno na poziomie elektrycznym, jak i logicznym i obecnie ich projektowanie wspomagają komputery.

• Chociaż są bardziej odporne na zakłócenia, to wykrywanie przekłamań stanów logicznych, np. pojawienie się liczby 0 zamiast spodziewanej 1, wymaga dodatkowych zabezpieczeń (patrz: kod korekcyjny) i też nie zawsze jest możliwe wykrycie błędu. Jeszcze większy problem stanowi ewentualne odtworzenie oryginalnej informacji.

2. Kody.

Kodem nazywamy reguły uporządkowujące poszczególne kombinacje zmiennych. Parametry określające kod to:

• długość m - liczba bitów informacji albo liczba zmiennych

• pojemność P - liczba kombinacji wartości zmiennych w kodzie

Kody możemy podzielić na:

1. W zależności od parametru P kody zupełne i niezupełne:

• kody zupełne, które zawierają wszystkie możliwe kombinacje wartości zmiennych,

• kody niezupełne, które nie wykorzystują wszystkich kombinacji.

2. Kody systematyczne i niesystematyczne:

• kody systematyczne tworzy się na podstawie reguły formalnej, w której każda kombinacja wartości zmiennych jest zdefiniowana w sposób jednoznaczny, do kodów systematycznych zaliczamy m.in. wszystkie kody wagowe,

• kody niesystematyczne wymagają podania tabeli, która określa kolejność poszczególnych kombinacji występujących w dowolnym porządku, do kodów niesystematycznych zaliczamy kod Watha, dalekopisowy i inne.

3. Kody dwójkowe wagowe i niewagowe.

Jeśli każdy bit (pozycja) kodu dwójkowego ma określoną i niezmienną wagę (znaczenie) liczbową to taki kod nazywamy kodem wagowym; pozostałe kody są kodami niewagowymi. Wagi są przeważnie liczbami całkowitymi i mogą przyjmować wartości ujemne. Wartości liczbowe słowa kodowego będą sumą wag tych pozycji, które zawierają jedynki. Najprostszym wagowym kodem dwójkowym jest tzw. naturalny kod dwójkowy (kod binarny, kod BIN) (tablica 1.4).

Wagi naturalnego kodu dwójkowego n - bitowego (n - pozycyjnego) wynoszą 2ⁱ, (gdzie i = 0, 1, 2, ..., 2^n-1), tzn. są kolejnymi potęgami liczby 2.

4. Kody dwójkowo - dziesiętne.

Ważną odmianę kodów dwójkowych stanowią kody dwójkowo - dziesiętne BCD (ang. Binary Coded Decimal). W kodach tych poszczególne cyfry dziesiętne są przedstawione w kodzie dwójkowym, każdej cyfrze kodu dziesiętnego są przyporządkowane cztery bity kodu binarnego. Do zakodowania dziesięciu cyfr potrzebne są co najmniej cztery bity, bo: 2³ < 10 < 2⁴. Sześć spośród szesnastu kombinacji kodu 4 - bitowego nie będzie wykorzystanych.

Kody BCD mogą być wagowe i niewagowe (przedstawione w tablicy 1.5 i 1.6). W kodach wagowych każda pozycja ma określoną wagę. Ciąg wag kodu jest zwykle używana jako nazwa kodu.

Podstawowym wagowym kodem BCD jest kod 8421 BCD lub po prostu kod BCG (tablica 1.5), w którym wykorzystuje się pierwsze dziesięć tetrad 4 - bitowego naturalnego kodu dwójkowego.

Przykładem kodu niewagowego BCD jest kod z nadmiarem 3 (tablica 1.6). Kod ten otrzymuje się dodając trzy do cyfry dziesiętnej i zapisując ją następnie w kodzie 8421. W kodzie nie ma możliwości przypisania wagi każdej pozycji.

3. Podstawowe parametry układów cyfrowych.

Szybkość działania - opóźnienia sygnałów w funktorach sieci przełączającej są wynikiem skończonych szybkości procesów przełączania. Opóźnienie sygnałów w funktorze jest określane w technice układów cyfrowych jako czas propagacji sygnału. Czas propagacji sygnału przez funktor jest podstawową miarą jego szybkości działania.

Moc pobierana - moc tracona w układzie przy przełączaniu tego układu przebiegiem prostokątnym o wypełnieniu 1:2.

Odporność na zakłócenia - zmiany sygnału wyjściowego mogą być wywołane nie tylko zmianą sygnału wejściowego, ale także zakłóceniami. Zakłócenia dzielimy na: zakłócenia dynamiczne i zakłócenia statyczne.

Zakłócenia dynamiczne to te , dla których czas trwania jest mniejszy od czasu propagacji.

Zakłócenia statyczne to impulsy trwające dłużej niż czas propagacji sygnału przez bramkę.

Wyróżnia się odporność układu na zakłócenia statyczne oraz odporność układu na zakłócenia dynamiczne.

Elastyczność łączeniowa - system cyfrowy składa się z pewnej liczby połączonych ze sobą układów cyfrowych. Ze względów funkcjonalnych należy łączyć ze sobą układy scalone różnych serii i klas, a zatem zdolność do bezpośredniej współpracy różnych rodzajów cyfrowych układów scalonych stanowi istotny parametr techniczny. Przy łączeniu układów scalonych z tej samej serii należy uwzględnić wartość obciążalności wyjściowej (dopuszczalna wartość prądu na wyjściu układu).

Skala integracji - miarą skali integracji jest złożoność logiczna półprzewodnikowej struktury układowej, która jest reprezentowana równoważną liczbą bramek elementarnych tworzących ten układ scalony lub liczbą elementów tego układu.

Układem scalonym o małej skali integracji nazywany jest układ zawierający od 1-10 bramek w swojej strukturze lub 100 do 1000 elementów, natomiast o dużej ten który zawiera od 100 do 10000 bramek lub 1000 - 100000 elementów. Określenia dotyczące skali integracji odnosza się tylko do półprzewodnikowych układów scalonych.

Asortyment układowy -

4. Układy sekwencyjne i kombinacyjne, synchroniczne i asynchroniczne.

Cechą odróżniającą układy kombinacyjne i sekwencyjne jest właściwość pamiętania stanów logicznych, które charakteryzują się układy sekwencyjne, a której są pozbawione układy kombinacyjne. Zatem:

Układ sekwencyjny jest to układ dyskretny, którego stan wyjścia nie tylko zależy od stanu wejścia, ale także od wcześniejszego stanu wyjścia. Inaczej mówiąc stan wyjścia zależy od stanu wejścia i stanu wyjścia w chwili T. Natomiast:

Układ kombinacyjny jest to układ, którego stan wyjścia zależy tylko od stanu wejścia.

Układy sekwencyjne dzielimy na:

• układy synchroniczne

• układy asynchroniczne.

Układ synchroniczny to układ, w którym zmiany stanów wewnętrznych i stanów wyjścia odbywają się w ściśle określonych interwałach czasu, czyli w takt impulsu zegarowego.

Układ asynchroniczny to układ, w którym sygnały na wejściu bezpośrednio oddziałują na stany wewnętrzne układu i stany na wyjściu. Układ ten pracuje z szybkością wyznaczoną przez opóźnienie elementów wewnętrznych układu.

5. Podstawowe funktory logiczne - chyba każdy to wie :)

6. Przerzutniki.

Podstawowym elementem układów sekwencyjnych jest funktor, którego podstawową funkcją jest pamiętanie jednego bitu informacji, zwany przerzutnikiem. Jest on układem o co najmniej dwu wejściach i z reguły dwu wyjściach. Wejścia mogą być:

- zegarowe (synchronizujące)

-informacyjne

-programujące

Jeśli przerzutnik ma wejście synchronizujące, to nazywany jest przerzutnikiem synchronicznym, natomiast jeśli nie ma takiego wejścia - asynchronicznym. Przerzutnik synchroniczny reaguje na informację podawaną na wejścia informacyjne tylko w obecności impulsu zegarowego.

Przerzutnik może być wyposażony w dwa wejścia programujące: ustawiające SET i zerujące RESET. Są one zawsze wejściami asynchronicznymi.

Prawie wszystkie typy przerzutników TTL są przerzutnikami synchronicznymi. Wyjątkiem jest niesynchroniczny, najprostszy przerzutnik RS.

Asynchroniczny przerzutnik RS

Na bramkach NAND

Q

R	S	Q
1	1	Bez zmian
1	0	1
0	1	0
0	0	Stan niedozwolony

Na bramkach NOR

R	S	Q
1	1	Stan niedozwolony
1	0	0
0	1	1
0	0	Bez zmian

Przerzutniki synchroniczne

Przerzutnik JK - różni się tym od przerzutnika RS, żę stan J=1 i K=1 jest dozwolony. Gdy J=K=1 to stany wejść Q i ~Q zmieniają się na przeciwne - następuje dzielenie częstotliwości przez dwa (tzw. dwójka licząca).

J Q

Clk

K ~Q

R	S		Q
1	1		Stan niedozwolony
1	0		0
0	1		1
0	0		Bez zmian
J		K		Qn+1
1		1		~Qn
1		0		1
0		1		0
0		0		Qn

Przerzutnik JK MS

Przerzutnik JK MS jest przerzutnikiem wyzwalanym dwustopniowo, zwanym również przerzutnikiem Master - Slave. Przerzutnik ten składa się z dwóch przerzutników połączonych kaskadowo (szeregowo) . Pierwszy z nich nosi nazwę Master (M) - ang. pan, drugi - Slave (S) - ang. niewolnik.

Przerzutnik D

Przerzutnik typu D jest typowym przedstawicielem przerzutników, których wartość zmiennej ustalana jest w chwili osiągnięcia wysokiego poziomu (minimum 2,4 V) impulsu zegarowego, czyli w trakcie narastania sygnału taktującego.

Wartość zmiennej wejściowej D zostaje przesunięta na wyjście Q przednim (dodatnim) zboczem impulsu zegarowego i zapamiętana tak długo, dopóki nie pojawi się następny impuls taktujący. Łącząc wyjście ~Q z wejściem J otrzymujemy schemat dwójki liczącej na bazie przerzutnika D.

D	Qn+1
1	1
0	0

Przebieg czasowy:

Przerzutnik T

Zmiana stanu przerzutnika T występuje zawsze podczas opadającego zbocza. Jeżeli Qⁿ jest w stanie wysokim przerzutnik T zmienia swój stan na przeciwny.

T	Qn+1
1	~Qn
0	Qn

Gdy na wejście T podany jest na stałe sygnał „1” to przerzutnik ten realizuje układ dwójki liczącej.

Podstawowe parametry przerzutników to:

• czasy propagacji sygnałów od wejścia synchronizującego do wyjść Q i
  ,

• czasy propagacji sygnałów od wejść asynchronicznych do wyjść Q i
  ,

• czas ustalenia t_s (t setup),

• czas przetrzymywania t_h (t thold),

• minimalny czas trwania określonych sygnałów,

• maksymalna częstotliwość przebiegu synchronizującego.

Czas propagacji jest to czas, po którym następuje zmiana poziomu logicznego zmiennej wyjściowej przerzutnika.

Czas ustalania (t_s) jest to minimalny czas, w którym sygnał wejściowy musi być obecny na wejściach informacyjnych (synchronizowanych) przerzutnika przed nadejściem wyzwalającego zbocza impulsu synchronizacji.

Czas przetrzymywania (t_h) jest to minimalny czas, w którym sygnał wejściowy musi pozostać na wejściu informacyjnym (synchronizowanym) po wystąpieniu wyzwalającego zbocza sygnału synchronizacji.

7. Wyzwalanie zboczem i poziomem.

W układach TTL stosuje się:

• przerzutniki wyzwalane poziomem,

• przerzutniki wyzwalane zboczem,

• przerzutniki dwuzboczowe (dwustopniowe).

Wyzwalanie przerzutnika należy rozumieć jako sposób oddziaływania impulsu zegarowego na wartość zmiennych wyjściowych przerzutnika.

Wyzwalanie poziomem polega na tym, że sygnał z wejść informacyjnych może oddziaływać na stan przerzutnika tylko wtedy, gdy przebieg zegarowy ma wysoki poziom (H).

Wyzwalanie zboczem polega na tym, że sygnał z wejść informacyjnych może oddziaływać na stan przerzutnika tylko w czasie narastania (lub opadania) zbocza przebiegu zegarowego.

W impulsie taktującym wyróżnia się zbocze narastające (pozytywne, dodatnie) oraz zbocze opadające (negatywne, ujemne).

Wyzwalanie dwuzboczowe polega na tym, że sygnał z wejść informacyjnych w czasie trwania pierwszego zbocza (zbocze narastające) przebiegu zegarowego jest wpisywany do przerzutnika, a w czasie trwania drugiego zbocza (zbocze opadające) jest przekazywany na wyjście.

8. Automaty.

9. Liczniki.

Licznikiem nazywany jest sekwencyjny układ cyfrowy służący do zliczania i pamiętania liczby impulsów podawanych określonym przedziale czasu na jego wejście zliczające. Ogólnie biorąc, licznik posiada wejścia dla impulsów zliczających, wejście ustawiające (zerujące) jego stan początkowy asynchronicznie względem impulsów zliczanych lub synchronicznie z nimi. Ustawienie wszystkich przerzutników, wchodzących w skład licznika, w stan 0 nazywa się zerowaniem. Licznik jest układem sekwencyjnym, zbudowany z przerzutników i układu kombinacyjnego zapewniającego takie ich sterowanie, aby pod wpływem impulsu wejściowego przeszły do kolejnego stanu działania. Ogólnie licznik zawiera pewną n liczbę przerzutników połączonych kaskadowo. Liczba n określa maksymalną pojemność licznika równą 2ⁿ. Zapełnienie licznika kończy cykl pracy licznika, po czym powraca on do stanu początkowego. Długością S licznika nazywa się liczbę wyróżnialnych stanów logicznych przez które licznik przechodzi cyklicznie.

Ze względu na długość cyklu liczniki można podzielić na:

1. Liczniki o stałej długości cyklu,

2. Liczniki o nastawionej długości cyklu.

Ze względu na sposób powtarzania cyklu liczniki można podzielić na:

• Liczniki modulo s (dzielnik liczby lub częstotliwości impulsów przez s),

• Liczniki do s.

Licznikiem modulo s nazywamy licznik posiadający s wyróżnialnych stanów, przez które przechodzi cyklicznie (powtarza cykl) pod wpływem impulsów wejściowych.

Licznikiem do s nazywamy licznik posiadający s wyróżnialnych stanów, przez które przechodzi jednokrotnie. Jeśli licznik do s, po osiągnięciu ostatniego stanu cyklu, ma mieć ponownie s wyróżnialnych stanów, to należy sprowadzić go do stanu początkowego.

Ze względu na kierunek zliczania liczniki dzielimy na:

1. Liczniki jednokierunkowe:

• zliczające w przód, jeśli liczby reprezentujące zawartość informacyjną licznika wzrastają w trakcie liczenia kolejnych impulsów,

• zliczające wstecz, jeśli liczby reprezentujące zawartość informacyjną licznika maleją w trakcie liczenia kolejnych impulsów,

2. Liczniki dwukierunkowe

Liczniki dwukierunkowe (rewersyjne) są to liczniki zliczające impulsy zarówno w przód jak i wstecz.

Ze względu na sposób oddziaływania impulsów zliczanych na stan przerzutników licznika, liczniki można sklasyfikować następująco:

1. Liczniki asynchroniczne (szeregowe),

2. Liczniki synchroniczne (równoległe).

W liczniku asynchronicznym impulsy zliczane są podawane tylko na jedno z wejść zegarowych przerzutników licznika.

W liczniku synchronicznym impulsy zliczane są podawane na wejścia zegarowe wszystkich przerzutników jednocześnie wchodzących w skład licznika.

Układ asynchronicznego licznika jest układem szeregowym (połączenie szeregowe). Natomiast układ synchronicznego licznika jest układem równoległym. Dlatego liczniki asynchroniczne są nazywane licznikami szeregowymi, a liczniki synchroniczne - licznikami równoległymi.

Układ równoległy zapewnia jednoczesność zmian stanów przerzutnika, a więc najkrótszy czas propagacji i największą częstotliwość impulsów wejściowych.

Podstawowymi parametrami przerzutnika są:

- szybkość działania, która określa się przez podanie maksymalnej dopuszczalnej częstotliwości f_max impulsów zliczanych.

- czas ustalania ich zawartości

10 ) Liczniki asynchroniczne.

W licznikach asynchronicznych (szeregowych) zmiana stanu kolejnego przerzutnika odbywa się pod wpływem zmiany stanu przerzutnika poprzedniego. Najprostszym przykładem licznika szeregowego jest kaskada n szeregowo połączonych przerzutników.

Liczniki szeregowe realizujemy najczęściej na przerzutnikach typu T lub JK o zwartych wejściach informacyjnych.

Algorytm projektowania liczników szeregowych:

1. Ustalić liczbę przerzutników niezbędnych do realizacji licznika (w zależności od pojemności licznika 2ⁿ).

2. Na wejścia informacyjne T lub JK (zwarte) - podać „1”.

3. Jeżeli licznik liczy w tył - połączyć wejścia zegarowe następnego przerzutnika z wyjściem „Q” poprzedniego.

Np.

Przedstawiony licznik charakteryzuje się więc ośmioma stanami. Przerzutnik pierwszy tego licznika zmienia swój stan za każdym razem pojawienia się zmiany impulsu wejściowego z 1 na 0, a więc dzieli częstotliwość impulsów wejściowych przez 2. Drugi przerzutnik zmienia swój stan za każdym pojawieniem się zmiany stanu z 1 na 0 przerzutnika pierwszego, a więc na wyjściu Q₁ otrzymuje się impulsy o częstotliwości cztery razy mniejszej, niż częstotliwość impulsów wejściowych. Natomiast trzeci przerzutnik zmieni swój stan, jeśli poprzednie przerzutniki zmieniają swój stan z 1 na 0, otrzymując impulsy o częstotliwości osiem razy mniejszej (pojawia się jeden impuls na osiem impulsów wejściowych).

Jeśli licznik ma liczyć w przód - wejścia zegarowe łączymy z wyjściem ~Q poprzedniego.

11 ) Tworzenie liczników modulo n, gdy n różne od potęgi dwójki

Tworzymy licznik o większej liczbie stanów, o pojemności równej najbliższej potędze dwójki. Np. gdy chcemy stworzyć licznik mod 3, tworzymy licznik mod 4 stworzony z dwóch przerzutników, bo 2²=4>3. Następnie za pomocą bramki AND wyłapujemy stan binarnej trójki licznika tj. 11₂. Pierwszy przerzutnik (ten najbliżej wejścia zegarowego) w liczniku reprezentuje najmłodszy bit, zatem idąc kolejno od pierwszego przerzutnika na wejście bramki AND wprowadzamy sygnały z wyjść Q, Q. Wyjście bramki AND (logiczną „1”) wprowadzamy na wejścia RESET wszystkich przerzutników (zerujemy). W ten sposób otrzymujemy licznik mod 3. Analogicznie tworzymy liczniki dla dowolnego n.

12 ) Tworzenie liczników modulo od i do n

Chcąc stworzyć licznik modulo od i do n najpierw tworzymy licznik modulo n, następnie wyłapujemy stan licznika dla liczby n, w podobny sposób jak w poprzednim podpunkcie wprowadzamy ten stan do bramki AND. Następnie wyjście z bramki AND kierujemy na wejścia SET przerzutników, które dają nam binarną liczbę i. Otrzymujemy licznik modulo od i do n.

1. Przykłady realizacji

Licznik mod 3 zliczający w przód

Licznik modulo od 3 do 9 zliczający w przód

2⁴=16>9

2³=8<9

Zatem licznik będzie zbudowany z 4 przerzutników.

Układ ten zlicza mod 16 w przód. Aby zliczał modulo 9 należy wyłapać stan 1001₂ i za pomocą bramki AND przesłać stan na wejście RESET wszystkich przerzutników. Czyli:

Następnie, by zliczał modulo od 3 do 9 należy dodatkowo stan z bramki AND wysłać na SET przerzutników na wyjściu Q dających „1” dla trójki, a na wejścia RESET przerzutników na wyjściu Q dających „0” dla trójki oraz usunąć wejścia RESET przerzutników dających „1” na wyjściach Q dla trójki. Trójka binarnie to 0011₂. Zatem:

2. Liczniki synchroniczne.

Zmiany stanów poszczególnych przerzutników odbywają się jednocześnie w takt impulsów zegarowych wprowadzanych równolegle na każdy z przerzutników.

Liczniki równoległe projektujemy następująco:

1. Ustalić liczbę przerzutników w zależności od pojemności licznika.

2. Ustalić i wykonać tabele stanów licznika (uwzględniając tabele wzbudzeń przerzutników, na których realizujemy licznik). Polega to na rozpisaniu kolejności następujących po sobie stanów i odpowiadającym im stanów przerzutnika, czyli wypełnienie tablicy stanów, a następnie na podstawie tablicy wzbudzeń przerzutnika wypełnia się tablicę Karnaugha, osobno dla poszczególnych wejść informacyjnych każdego przerzutnika.

3. Zaprojektować układ kombinacyjny ograniczający zliczanie.

13. Liczniki rewersyjne.

16 ) Kodery

Koderami nazywane są układy służące do konwersji kodu 1 z n na określony kod wyjściowy. Układy te mają zatem n wejść, przy czym tylko jedno z wyjść jest w danym czasie wyróżnione. Jeśli kodem wejściowym jest kod 1 z n bez negacji, to wejście wyróżnione znajduje się w stanie 1, a pozostałe w stanie 0, natomiast jeśli kodem wejściowym jest kod 1 z n z negacją, to wejście wyróżnione znajduje się w stanie 0, a pozostałe wstanie 1. Na wyjściach kodera pojawia się numer wejścia wyróżnionego, przedstawiony z żądanym kodzie dwójkowym. Kodery są głównie stosowane do wprowadzania informacji w postaci liczb dziesiętnych do systemów cyfrowych.

17 ) Kodery priorytetowe.

W przypadku gdy na wejściach pojawi się więcej niż jedna jedynka (zero), czyli w przypadku gdy kodem jest kod x z n (~(x z n)) należy ustalić priorytety wejść , dzięki czemu będzie można tak zaprojektować układ, aby na jego wyjściach pojawił się zakodowany numer tego z wybranych wejść, które ma najwyższy priorytet. Układ realizujący taką funkcję nazywa się koderem priorytetowym.

18 ) Dekodery.

Dekoderem nazywamy układ kombinacyjny n/m (liczba wejść/liczba wyjść) służący do konwersji kodu innego niż pierścieniowy na kod pierścieniowy. Jeśli dla rozpatrywanego dekodera zachodzi równość 2ⁿ=m, to taki dekoder nazywa się dekoderem pełnym, natomiast jeżeli 2ⁿ>m, to dekoder nazywa się dekoderem niepełnym.

Przykład dekodera pełnego 2/4. Wejścia rozpatrywanego dekodera oznaczono literami: A, B, a wyjścia liczbami: 0, 1, 2, 3.

Wejścia A, B		Wyjścia
				1 z 4				~(1 z 4)
				0	1	2	3	0	1	2	3
0	0	1	0	0	0	0	1	1	1
0	1	0	1	0	0	1	0	1	1
1	0	0	0	1	0	1	1	0	1
1	1	0	0	0	1	1	1	1	0

Dla przypadku gdy kodem wejściowym jest kod 1 z 4 układ realizuje następujące funkcje:

0=(~A)(~B)

1=A(~B)

2=(~A)B

3=AB

Dla przypadku gdy kodem wejściowym jest kod ~(1 z 4) układ realizuje następujące funkcje:

0=~((~A)(~B))

1=~(A(~B))

2=~((~A)B)

3=~(AB)

19 ) Transkodery.

Transkoderami nazywane są układy służące do konwersji kodu dwójkowego, innego niż kod pierścieniowy, na inny kod dwójkowy, ale również nie pierścieniowy. Transkodery można zrealizować w postaci układu złożonego z dekodera ( zmieniającego kod wejściowy X na kod pierścieniowy) i kodera (zmieniającego kod pierścieniowy na kod wyjściowy Y).

20 ) Multipleksery i demultipleksery.

W systemach cyfrowych często istnieje potrzeba przesyłania selektywnie wybranej informacji dwójkowej. Do tego celu służy technika multipleksowa. Podstawowymi układami są multipleksery i demultipleksery, które umożliwiają zrealizowanie multipleksowego systemu transmisji informacji.

Do zrealizowania takiego systemu jest niezbędny po stronie nadawczej przetwornik formatu słów z równoległego na szeregowy (multiplekser), a po stronie odbiorczej przetwornik formatu słów z szeregowego na równoległy (demultiplekser). Układy tych przetworników funkcjonalnie odpowiadają wielopozycyjnym jednobiegunowym przełącznikom z kodowym wyborem pozycji za pomocą dekodera adresu.

Multiplekser przekazuje sygnał cyfrowy z jednego z wejść na pojedyncze wyjście, tzw. linię przesyłową, natomiast demultiplekser przenosi sygnał cyfrowy z pojedynczego wejścia na jedno z wielu wyjść. Adresy wejść i wyjść multipleksera i demultipleksera muszą być zgodne.

Nazwa obydwu elementów pochodzi od łacińskiego „multiplex” oznaczającego „wiele razy”.

Multiplekser zwany również selektorem, jest układem cyfrowym o M wejściach adresowych i N wejściach informacyjnych oraz o jednym wyjściu Y tj. linię przesyłową. Istnieje zależność N = 2^M, co oznacza, że zamiast N linii przesyłowych potrzebnych jest tylko M łączy adresowych i jedno łącze informacyjne.

Multiplekser umożliwia wybór i przesłanie na wyjście Y sygnału z jednego z N wejść informacyjnych. Numer wejścia (k) jest wyznaczony przez stan wejść adresowych czyli adres. Realizuje on funkcję wielopołożeniowego przełącznika z cyfrowym wyborem pozycji.

Na jego wejścia adresowe podaje się binarnie zakodowany numer wejścia, z którego informacja (albo jego negacja) ma być przeniesiona na wyjście układu.

Demultipleksery należą również do grupy dekoderów. Umożliwiają one przełączanie jednego wejścia na N wyjść. Jest to układ komutacyjny (wielowyjściowy) o M wejściach adresowych i o jednym wejściu informacyjnym X oraz o N = 2^M wyjściach. Wejścia adresowe są opisane zwykle wielkimi literami alfabetu, natomiast wejścia informacyjne - liczbami całkowitymi od 0 do 2^M - 1

Układ ten jest sterowany przełącznikiem cyfrowym. Na wejścia adresowe tego układu podaje się binarnie zakodowany numer wyjścia (określoną kombinację stanów ), na który ma być przeniesiony sygnał wejściowy (lub jego negacja).

21 ) Sumatory i półsumatory, komparatory i multiplikatory.

Do podstawowych układów arytmetycznych zalicza się sumator, którego zasadniczym zadaniem jest dodawanie (lub odejmowanie) liczb.

Jeżeli sumator uzupełnimy o układ przesuwający dane - to otrzymamy układ umożliwiający realizacje operacji mnożenia i dzielenia, dzięki wykonaniu ciągu kolejnych dodawań (odejmowań) i przesunięć.

Sumatory dzielimy na :

1. dwójkowe, gdzie działania dokonuje się na liczbach dwójkowych,

2. dziesiętne, wykonujące działania na liczbach dziesiętnych kodowanych dwójkowo.

Sumatory można również podzielić ze względu na sposób podawania składników sumy:

1. równoległe:

• z przeniesieniem szeregowym,

• z przeniesieniem równoległym,

2. szeregowe.

Do układów arytmetycznych zaliczane są również komparatory. Są to układy służące do porównywania wielkości dwu lub więcej liczb binarnych. Można wyróżnić dwa zasadnicze typy komparatorów:

1. komparatory równoległe,

2. komparatory szeregowe.

Sumatory

Sumatory są to układy służące do sumowania arytmetycznego dwu liczb binarnych n - bitowych A i B, z jednobitowym przeniesieniem C_i, dając w wyniku n - bitową sumę S_i i przeniesienie C_{i +1}.

Schemat półsumatora:

A	B	S	C
1	1	0	1
1	0	1	0
0	1	1	0
0	0	0	0

Sumator jest połączeniem dwóch półsumatorów:

Ai	Bi	Ci-1	Si	Ci
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	1	1	1	1
1	0	1	0	1

Sumatory równoległe ze względu na sposób wytwarzania przeniesień dzielimy na:

• sumatory z przeniesieniem szeregowym, zwane również sumatorami kaskadowymi albo iteracyjnymi,

• sumatory z przeniesieniem równoległym.

Sumator kaskadowy n - bitowy jest układem powstałym przez połączenie n sumatorów jednobitowych.

Sumator z przeniesieniem równoległym generuje wszystkie wartości przeniesień jednocześnie na podstawie wartości na poszczególnych bitach obu operandów.

W sumatorze szeregowym składniki sumy są podawane kolejno, bit po bicie, zaczynając od bitu o najniższej wadze. Sumator szeregowy składa się z sumatora jednobitowego z dodatkiem trzech rejestrów przesuwających oraz przerzutnika typu D zapamiętującego przeniesienie. Dodajna (A) i dodajnik (B) są wprowadzane do sumatora z rejestrów przesuwających.

Przed rozpoczęciem dodawania, do rejestrów 1 i 2 muszą zostać wpisane składniki A i B, a przerzutnik D służący do przekazywania przeniesień z poprzednich pozycji musi zostać wyzerowany. Dodawanie dwóch bitów składników z odpowiadających sobie pozycji i bitu przeniesienia z poprzedniej pozycji następuje w kolejnych taktach wyznaczanych sygnałem zegarowym. Bity składników pojawiają się kolejno na wyjściach szeregowych rejestrów przesuwających 1 i 2, zaś bity wyniku są szeregowo wprowadzane do rejestru 3.

Sumator jest układem synchronicznym taktowanym ciągiem impulsów zegarowych. Przeniesienie z przerzutnika D jest wprowadzane do sumatora pełnego w każdym następnym takcie (cyklu).

W sumatorze akumulacyjnym suma podawana jest na miejsce dodajnej, zamiast rejestru 3 można użyć rejestru 1 lub 2. W miarę dodawania nowych składników cała suma akumuluje się w tym rejestrze.

Komparatory

Komparatory cyfrowe są to układy służące do porównywania dwóch lub więcej słów (liczb) dwójkowych n - bitowych.

Najprostsze komparatory określają, czy porównywane liczby są sobie równe (A = B?). Bardziej złożone układy mogą określać, która z porównywanych liczb jest większa (A > B?). Istnieją również komparatory tzw. uniwersalne, które określają trzy możliwe, wzajemnie wykluczające się relacje: A > B, A = B i A < B.

Komparatory liczb mogą być zrealizowane jako układy równoległe bądź szeregowe. Komparator równoległy jest to taki układ, na wejścia którego są podawane jednocześnie wszystkie bity porównywanych liczb, podczas gdy w układzie szeregowym porównywane są kolejno bity poszczególnych pozycji porównywanych liczb.

Przykład komparatora równoległego, czterobitowego, sprawdzającego czy dwie liczby A i B są sobie równe (1), czy nie (0).

W komparatorze równoległym, aby określić relację A > B, a także relację A < B dla n - bitowych liczb dwójkowych A i B, należy rozpocząć komparację (porównanie) od bitów z pozycji najwięcej znaczącej (czyli z pozycji n - 1) tych liczb:

• jeśli bit liczby A z pozycji n - 1 jest równy 1 (albo 0), a bit liczby B z tej pozycji jest równy 0 (albo 1), to A > B (albo A < B) i określenie nierówności jest dokonane,

• jeśli bity z pozycji n - 1 liczb A i B są tożsame (równe), to porównujemy, tak jak poprzednie, bity z pozycji n - 2.

Czynności te powtarzamy aż do uzyskania jednoznacznej odpowiedzi.

W komparatorze szeregowym, jeśli dwie liczby dodatnie porównujemy począwszy od najbardziej znaczącego bitu, to liczbą większą jest liczba mająca większy pierwszy bit. Jeśli porównania dokonujemy począwszy od najmniej znaczącego bitu, to liczbą większą jest liczba mająca większy ostatni bit. Liczby dodatnie są równe, jeśli bity tych liczb na odpowiadających sobie pozycjach są jednakowe.

Komparatory szeregowe mogą być zrealizowane na wiele sposobów. Wynika to z faktu, że do zaimplementowania układu mogą być użyte różnego typu elementy logiczne.

Multiplikatory

Multiplikatory to układy mnożące.

Aby pomnożyć dwie liczby A i B, należy dodać do siebie wartość mnożonej tyle razy, ile wynosi wartość mnożnika. Przy takim postępowaniu operację mnożenia można zrealizować za pomocą układu służącego do dodawania.

Najbardziej rozpowszechniony sposób mnożenia polega na wielokrotnym dodawaniu odpowiednio przesuniętej mnożnej.

1011 - mnożna

1001 - mnożnik

1011 - I iloczyn częściowy

0000 - II iloczyn częściowy

0000 - III iloczyn częściowy

1011 - IV iloczyn częściowy

1100011 - iloczyn

Możemy zauważyć pewna regularność struktury. Poniżej przedstawiano blok, który spełni funkcjonalność powyższych obliczeń:

22) Przetworniki ADC i DAC - skrypt

23) Rejestry

Rejestrem nazywamy układ służący do przechowywania informacji w postaci bitów. Na każdej pozycji rejestru przechowywany jest jeden bit informacji.

Ze względu na sposób wprowadzania i wyprowadzania informacji dzielimy rejestry na :

• Szeregowe - umożliwiające szeregowe wprowadzenie i wyprowadzenie danych (tzn. bit po bicie), są to tak zwane rejestry SISO (Serial In Serial Out)

• Równoległe - umożliwiające równoległe wprowadzenie i wyprowadzenie informacji jednocześnie do wszystkich pozycji rejestru, PIPO (Parallel In Parallel Out)

• Szeregowo-równoległe - umożliwiające szeregowe wprowadzenie i równoległe wyprowadzenie informacji, SIPO (Serial In Parallel Out)

• Równoległo-szeregowe - umożliwiające równolegle wprowadzenie i szeregowe wyprowadzenie informacji, PISO (Parallel In Serial Out)

Rejestry można podzielić także na asynchroniczne i synchroniczne. Jednakże najczęściej stosowane są rejestry synchroniczne.

Parametrami charakteryzującymi rejestr są:

• Długość rejestru, równa liczbie przerzutników N

• Pojemność rejestru, równa 2^N

• Szybkość rejestru; w przypadku rejestru równoległego będzie to czas wprowadzania lub wyprowadzania informacji, natomiast w przypadku rejestru szeregowego maksymalna możliwa częstotliwość impulsów przesuwających, przy której nie następuje zniekształcenie informacji.

W rejestrach szeregowych wejścia i wyjścia informacyjne kolejnych przerzutników wchodzących w skład rejestrów są połączone ze sobą tak, że możliwe jest „przepisywanie” zapamiętanych wartości logicznych do sąsiednich przerzutników i w rezultacie „przesuwanie” zapamiętywanego słowa w kolejnych taktach sygnału zegarowego.

Rejestry szeregowe charakteryzują się możliwością przesuwania wprowadzonej informacji bądź w prawo lub w lewo - rejestry jednokierunkowe, bądź też zarówno w prawo jak i w lewo - rejestry dwukierunkowe, inaczej zwane rewersyjnymi. Rejestry te stosuje się najczęściej jako układy pośredniczące między urządzeniami o różnym sposobie przetwarzania informacji, o różnych szybkościach pracy.

Rejestry szeregowe zwane przesuwającymi, przyjmują lub przekazują informację szeregowo.

Przykład rejestru szeregowego:

W rejestrze równoległym zarówno wprowadzanie i wyprowadzanie informacji odbywa się równolegle. Rejestr równoległy można sobie wyobrazić jako zestaw przerzutników typu D, których ani wejścia informacyjne D, ani wyjścia nie są ze sobą połączone. Połączone są jedynie wejścia synchronizujące i ewentualnie asynchroniczne wejścia zerujące. Rejestr taki wykonuje mikrooperacje wpisywania do rejestru informacji wejściowej i zerowanie jego zawartości.

Przykład rejestru równoległego:

Mod 100

Mod 7

Mod 9

r

s

s

r

4

3

2

1

Q

s

S

M

K

C

J

D

J Q

C

K

Q

D

C

t

t

t

T

J Q

C

K

Impuls zerujący

(ustawiający)

Impulsy zliczane

Układ sekwencyjny

s - stanowy

Wejścia

…

…

Wyjścia

We

„1”

„1”

J₂ Q₂

C

K_2
2

Q₂

Q₁

Q₀

J₁ Q₁

C

K_1
1

„1”

J₀ Q₀

C

K_0
0

0

7

6

5

4

3

2

1

8

7

6

5

4

3

2

1

Q₂

Q₁

Q₀

We

We

Q₂

C

₂

Q₂

Q₁

Q₀

Q₁

C

₁

Q₀

C

₀

0

8

1

2

3

4

5

6

7

7

6

5

4

3

2

1

Q₂

Q₁

Q₀

We

UP

A

J₂ Q₂

C

K_2
2

J₁ Q₁

C

K_1
1

J₀ Q₀

C

K_0
0

Kod X

Kod pierście. pieścieniowy

Kod Y

Transkoder

Dekoder

Koder

Linia przesyłowa

1. Adres

Demultiplekser

Wy

2. Adres

3. We

Multiplekser

M wejść adresowych

2^M wejść informacyjnych

Wyjście

4. Y

A B

2^M - 1

0

1

2

3

M wejść adresowych

Wejście

Informacyjne

X

2^M wyjść

A B

2^M - 1

0

1

2

3

S = A⊕B

C = AB

B

A

C_n

S_n-1

C_n-1

B_n-1

A_n-1

Σ

C_i+1

S_i

C_i

B_i

A_i

Σ

C₁

S₀

C₀

B₀

A₀

Σ

3

2

1

Takt

Suma

A Q

C

S

Σ

C_i

C_i-1

A

C

Składnik B

n - bitowy rejestr przesuwający

n - bitowy rejestr przesuwający

Składnik B

C

C

n - bitowy rejestr przesuwający

oddziałuje zbocze opadające

oddziałuje zbocze narastające

aktywny stan 0

aktywny stan 1

C

Wy

We

D Q

C

D Q

C

D Q

C

D Q

C
₀

---