Image225

4.4.3.2. Liczniki dwójkowe dwukierunkowe

Jako przykład syntezy dwukierunkowego licznika dwójkowego będzie rozpatrzony licznik 4-bitowy, zaprojektowany przy użyciu przerzutników JK-MS i podstawowych funktorów logicznych. Na podstawie tablicy wzbudzeń dla prze-rzutnika JK-MS (rys. 3.27e) i tablicy stanów licznika (rys. 4.204a) otrzymuje się tablice Kamaugha (rys. 4.223a), z których wyznacza się funkcje przełącza

ją

JA

x*o-

0    o 0 1

1    1 1 o

I    o

II 0 1 o o

JO 01 11 1 0

X=1

10	01	01	1 0
10	01	01	1 0
1 0	01	01	10
1 0	01	01	10
/ 0	01	01	10
/ 0	01	01	10
10	01	01	10
10	01	01	1 0

Ja=K_a=1

		00 01		11	1 0	0		00 01		11	10
	0 0	00	1 0	01	00		0 0	00	00	10	00
X=1 -	0 1	00	10	01	00	X=/-	0 1	00	00	01	00
	11	00	10	01	00		11	00	00	01	00
	1 0	00	10	01	00		1 0	0<t>	00	10	00
	1 0	10	00	00	01		1 0	10	00	00	00
X=0<	11	10	00	00	01	x=o«	11	01	00	00	00
	0 1	10	00	00	01		0 1	01	00	00	00
	00	10	00	00	01		0 0	10	00	00	00

x*i

^D^\^oo 01 111A 0 0 0 1 11 1 o

I    o

II 0 1 0 0

3q=Kb=AX+AX    Jc~Kc=ABX+A8X

00	00	00	00
00	00	10	00
00	00	01	00
00	00	00	00
01'	00	00	00
00	00	00	00
00	00	00	00
10	00	00	00

3_d=K_d=:ABCX+ABCX

Rys. 4.223. Synchroniczny rewersyjny licznik dwójkowy

a) tablice Karnaugha, b) schemat logiczny

jące dla poszczególnych przerzutników licznika (dla uproszczenia wpisano w poszczególnych tablicach stany zero-jedynkowe dla wejść J i K łącznie). Funkcje te mają postać:

Ja = K_a = 1

J_B = k_b = xa+xa J_C = K_C= XAB+XAB J_D = K_d= XABC+XABĆ

Schemat logiczny synchronicznego, dwójkowego licznika dwukierunkowego jest przedstawiony na rys. 4.223b. Maksymalna częstotliwość impulsów zliczanych wynosi / = 11 MHz, natomiast czas ustalania — 50 ns. Funkcje przełączające poszczególne wejścia J i K przerzutników mogą być również zrealizo-