Elektronika W Zad cz 2
0

W Ciąłyśaki - ELEKTRONIKA W ZADANIACH

Część 3 Analiza maloiygnalowa układów półprzewodnikowych

Tak więc musielibyśmy dysponować rodziną charakterystyk statycznych /c = f(t/_B£) dla napięcia U_Ce jako parametru. Charakterystyk tranzystora w tym układzie współrzędnych, jako trudniejszych do uzyskania na drodze pomiarowej i mniej poglądowych praktycznie się w katalogach i literaturze nie spotyka. Znacznie prostszą drogą uzyskania wartości parametrów y jest ich obliczenie na podstawie znajomości parametrów h_e (patrz tabela W3.6 poniżej i zadanie 3.6).

Parametry typu y dla tranzystora Polowego

Praktyczne znaczenie mają trzy konfiguracje pokazane przykładowo na rysunku W3.12 dla tranzystora z kanałem typu n indukowanym (EMOS), określane kolejno jako połączenie 'ze wspólnym źródłem (WS), wspólną bramką (WG) i wspólnym drenem (WD). Pozostałe trzy (mniej interesujące) sposoby włączenia tranzystora uzyskujemy z wymienionych przez zamianę obwodu wejściowego z wyjściowym.

Rys. W3.I2 Podstawowe konfiguracje tranzystora potowego na przykładzie tranzystora EMOS z kanałem typu n, prowadzące do zdefiniowania jego parametrów admitancyjnych

Porównując wymienione sposoby włączenia tranzystora stwierdzimy, że każdemu z ogólnych symboli ui. ii, u₂ i i₂ odpowiadają w poszczególnych konfiguracjach różne rzeczywiste napięcia i prądy tranzystora (np. i/ w układzie WS to przyrost albo amplituda składowej zmiennej nadzwyczaj małego prądu bramki, a w układzie WG prądu źródła). Wynika z tego, że parametry y opisujące zachowanie się tranzystora dla małych składowych zmiennych w punkcie pracy (określonym przez wartości stałe napięć i prądów, na które te składowe zmienne są nałożone) zależą od konfiguracji tranzystora dla składowej zmiennej, czyli że (dla tego samego tranzystora, w tym samym punkcie pracy) dla konfiguracji WG są wyrażone przez zupełnie inne cztery wartości niż dla konfiguracji WS i inne niż dla WD.

Z jednorodności parametrów y (tj. z faktu że wszystkie parametry mają charakter admitancji) wynika, że cztery wartości parametrów podane dla konfiguracji WS mogą być w prosty sposób wykorzystane do opisu zachowania tranzystora we wszystkich innych przypadkach jego włączenia. Dlatego zajmiemy się bardziej szczegółowo znaczeniem poszczególnych parametrów tranzystorów polowych w konfiguracji WS.

Specyfika tranzystorów polowych polega na tym, że bramka sterująca jest od kanału tranzystora oddzielona spolaryzowanym zaporowo złączem pn (tranzystory połowę złączowe), lub nawet warstwą izolatora (tranzystory połowę MOS). Z tego powodu najczęściej przyjmujemy że rezystancja wejściowa tranzystora w układzie WS jest bardzo duża i prąd bramki nie płynie. Napięcie wyjściowe Uds na ten nieistniejący prąd oczywiście także nie wpływa, czyli z podanych dwu powodów przyjmujemy że admitancja wejściowa \u i admitancja oddziaływania zwrotnego y₂₂ mają wartości zerowe. Ogólne równania W3.14 i W3.15 czwómika przyjmują dla tranzystora polowego w konfiguracji WS postać:

i, =0    (W3.3I)

»2=>^ł2l“l⁺>’22«2    (W3.32)

powered by

Mi si ol

i,		r ° oi	ue
	=			(W3.33)
kJ		L.V2I >22]		1

W ogólnym przypadku włączenia tranzystora polowego (patrz rysunek W3.13) wykorzystując poznaną już własność pełnej macierzy admitancyjnej tranzystora (polegającej na tym, że suma wartości admitancji w wierszu i w kolumnie macierzy ma być równa zeru) możemy napisać:

\		0	0	0	^ut
h	=		>22	— (>21 + >22)
		~ >21	->22	>ai + >22

Rys. W3.13 Ogólny przypadek włączenia tranzystora polowego

(W3.34)

Z pełnej macierzy admitancyjnej otrzymujemy macierze dla szczególnych przypadków włączenia tranzystora (jak to uzasadniono powyżej dla tranzystora bipolarnego) skreślając wiersz i kolumnę odpowiadającą wyprowadzeniu tranzystora podłączonemu do masy. I tak skreślając wiersz i kolumnę odpowiadającą podłączonej do masy bramce otrzymujemy macierz adinitancyjną tranzystora dla konfiguracji WG:

(W3.35)

>22 ~ (>^,2ł ⁺yn) -Vn >21+>22 .

a skreślając wiersz i kolumnę odpowiadającą podłączonemu do masy drenowi otrzymujemy macierz admitancyjną tranzystora dla konfiguracji WD (patrz też rysunek W3.12):

u

t

(W3.36)

■u r o o

Jl_    . >21    >2l⁺>22.

Jak widać znając wartości y_2t i y₂₂ dla konfiguracji WS potrafimy bez skomplikowanych przeliczeń napisać macierze admitancyjnc dla wszystkich możliwych sposobów włączenia tranzystora polowego, nie zastanawiając się nad tym jaka jest wartość poszczególnych 4-ch parametrów zdefiniowanych dla danego sposobu włączenia tranzystora. Gdyby jednak trzeba było odpowiedzieć na pytanie jaka jest wartość parametru zdefiniowanego konkretnie jako np. y₂₂j, wtedy należałoby ustalić właściwą dla danej konfiguracji kolejność zmiennych w wektorach prądów i napięć (jako pierwsza zmienna wejściowa). Macierze admitancyjne w takiej uporządkowanej postaci dla konfiguracji WG i WD wyrażone poprzez parametry y określone dla konfiguracji WS są przedstawione poniżej w tabeli W3.5.

Tabela W3.5

Parametry admitancyjne dla konfiguracji WG i WD tranzystora polowego

	Zdefiniowane jako			Wyrażone przez wartości parametrówy określonych dla konfiguracji WS
Parametry admitancyjne tranzystora polowego w konfiguracji WG. czyli parametry y,		>u* >12* >21* >'22*.		>21+>'22 ~>22 h>21+>fc) >22.	“yli |	Sm^Bds ~~8dx ~(&m "^8ds) Sds _
Parametry admitancyjne tranzystora polowego w konfiguracji WD. czyli parametry va		>llrf >I2d _>2W >22r/.		'0 0 .”>21 >21 + >22.	tryli	To 0

-21 -