I
T
P
W
ZPT
1
Układ
sterujący
(kontroler
)
Dane wyjściowe
Dane
wejściowe
Sygnały
sterujące
Stan części
operacyjnej
Układ operacyjny
(Datapath)
Układ cyfrowy
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Mikrooperacje
wywoływane przez
sygnały sterujące
I
T
P
W
ZPT
2
Synteza strukturalna układów
cyfrowych
Licznik
Rejestr
Mux
Bloki funkcjonalne stanowią wyposażenie
bibliotek komputerowych systemów
projektowania
Każdy
układ cyfrowy
składamy
z bloków funkcjonalnych
I
T
P
W
ZPT
3
Edytor graficzny
IN
CLK
CK
IN
LB[7..0]
STOP]
OUT
CLOK
L[3..0]
OUT
OUT
LOAD
START
LOAD
LOAD
LOAD
CLK
DA[3..0]
LOAD
STOP
DB[3..0]
RB[7..0]
LD[7..0]
CK
STOP
CK
CK
QDB[3..0]
QDA[3..0]
r3_v
Us_v
r2_v
r1_v
r4_v
Lk_v
LB[7..0]
CK
CLK
START
CLOK
STOP
LD[7..0]
INPUT
INPUT
INPUT
INPUT
OUTPUT
OUTPUT
OUTPUT
I
T
P
W
ZPT
4
Bloki funkcjonalne
P
S
X
Y
BF
clk
X, (Y) – wejścia (wyjścia)
sygnałów
reprezentujących
dane
wejściowe i wyjściowe
S – wejścia sterujące,
P – wyjścia predykatowe,
clk – wejście zegarowe
Bloki funkcjonalne stanowią wyposażenie
bibliotek komputerowych systemów
projektowania
I
T
P
W
ZPT
5
Systemy MAX+PLUSII,
Quartus…
…są wyposażone w dwie biblioteki
komponentów:
a) bibliotekę tzw. makrofunkcji
b) bibliotekę megafunkcji (moduły LPM)
Library of Parameterized Modules (LPM)
I
T
P
W
ZPT
6
Makrofunkcje
Adders
Latches
Arithmetic Logic
Units
Buffers
Multiplexers
Comparators
Converters
Counters
Registers
Shift Registers
Multipliers
Macrofunctions:
Były kiedyś produkowane jako
bloki funkcjonalne serii 74xx
I
T
P
W
ZPT
7
Konsekwencje wprowadzenia
makrofunkcji
Struktury makrofunkcji nie są
odpowiednie do technologii układów
programowalnych a ich odwzorowanie
technologiczne na
komórki aktualnie
produkowanych układów FPGA nie
prowadzi do optymalnego wykorzystania
zasobów sprzętowych
I
T
P
W
ZPT
8
Megafunkcje
System MAX + plus II jest wyposażony w
moduły LPM
(Library of Parameterized Modules)
Moduły LPM są parametryzowane:
użytkownik może ustalić np. wielkość MUX,
liczbę bitów argumentów sumatora lub
niektóre mikrooperacje.
I
T
P
W
ZPT
9
Najważniejsze bloki
funkcjonalne
B. kombinacyjne
B. sekwencyjne
Układy
arytmetyczne
Sumator
Układ odejmujący
Komparator
Układy
Komutacyjne
MUX
DMUX
DEC
Rejestry
Równoległe
Przesuwające
Liczniki
Zliczające
W górę
W dół
I
T
P
W
ZPT
10
Multipleksery, demultipleksery
a
n - 1
a
0
y
e
d
d
d
0
1
N - 1
a
n - 1
a
0
e
d
y
y
y
0
1
N - 1
k = L(A),
P
k
– pełny
iloczyn
1
N
0
k
k
k
(A)d
P
e
y
MUX
DMUX
N = 2
n
(A)d
eP
y
k
k
I
T
P
W
ZPT
11
Multipleksery
gdzie P
k
(A) oznacza
pełny iloczyn zmiennych
a
n–1
,...,a
0
, prostych lub
zanegowanych, zgodnie
z reprezentacją binarną
liczby k.
1
0
ad
d
a
y
3
0
1
2
0
1
1
0
1
0
0
1
d
a
a
d
a
a
d
a
a
d
a
a
y
7
0
1
2
6
0
1
2
5
0
1
2
4
0
1
2
3
0
1
2
2
0
1
2
1
0
1
2
0
0
1
2
d
a
a
a
d
a
a
a
d
a
a
a
d
a
a
a
d
a
a
a
d
a
a
a
d
a
a
a
d
a
a
a
y
Dla n = 1 (MUX 2 : 1):
dla n = 2 (MUX 4 : 1):
dla n = 3 (MUX 8 : 1):
1
N
0
k
k
k
(A)d
P
e
y
I
T
P
W
ZPT
12
Multiplekser
e = 1
0
1
2
3
0 0
0
3
0
1
2
0
1
1
0
1
0
0
1
d
a
a
d
a
a
d
a
a
d
a
a
y
0 1
1 1
0
1
1
0
1
1
I
T
P
W
ZPT
13
Demultiplekser
e = 1
0
1
2
3
0
0
0
d
a
a
y
d
a
a
y
d
a
a
y
d
a
a
y
0
1
3
0
1
2
0
1
1
0
1
0
0
0
0
0
0
0
0 0
0 1
1 1
1
1
1
1
I
T
P
W
ZPT
14
Dekoder
a
n - 1
a
0
e
d
y
y
y
0
1
N - 1
y
y
y
0
1
N - 1
a
a
a
0
1
n - 1
N =
2
n
DMU
X
DEKODER
I
T
P
W
ZPT
15
Multipleksery, demultipleksery
3
0
1
2
0
1
1
0
1
0
0
1
d
a
a
d
a
a
d
a
a
d
a
a
y
d
0
d
1
d
2
d
3
a
0
a
1
e
y
Multiplekse
r
a
0
a
1
e
y
0
d
y
1
y
2
y
3
d
a
a
y
d
a
a
y
d
a
a
y
d
a
a
y
0
1
3
0
1
2
0
1
1
0
1
0
Demultipleks
er
I
T
P
W
ZPT
16
Multipleksery kaskadowe
I
T
P
W
ZPT
17
Multipleksery grupowe
A
B
A
B
Y=A
0
1
Y=B
I
T
P
W
ZPT
18
Bloki komutacyjne
Multiplekser służy do
wybierania jednego z wielu słów
wejściowych i przesyłania go na
wyjście. Na wyjściu Y pojawia
się słowo wejściowe wskazane
adresem A (wg naturalnego
kodu binarnego).
Demultiplekser służy do
przesyłania słowa X
wejściowego na jedno z
wielu wyjść; numer tego
wyjścia jest równy
aktualnej wartości adresu.
X
0
X
j
X
N-1
Y
n
S
b
Y
0
Y
j
Y
N-1
n
S
b
X
I
T
P
W
ZPT
19
Bloki komutacyjne
1 0
0 0
1 1
a
1
a
0
0
1
2
3
0
1
0
a
1
a
0
0
1
2
3
1 0
0 0
1 1
0
1
0
0
1
1
0
0
0
1
1
1
0
1
0
0
0
0
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
1
0
0
1
0
0
1
0
I
T
P
W
ZPT
20
Komparator
A
n
B
n
K
„1 z 3”
A < B
A = B
A > B
I
T
P
W
ZPT
21
Komparator dla liczb 4-
bitowych
a
k
b
k
A > B, gdy a
k
= 1,
b
k
=0
A < B, gdy a
k
= 0,
b
k
=1
k
k
k
b
a
i
0
0
1
2
3
1
1
2
3
2
2
3
3
3
b
a
i
i
i
b
a
i
i
b
a
i
b
a
B
A
B
A
gt
eq
A =
a
3
a
2
a
1
a
0
B =
b
3
b
2
b
1
b
0
A > B =
A < B =
A eq B =
i
3
i
2
i
1
i
0
i
0
i
1
i
2
i
3
a
3
b
3
a
2
b
2
a
1
b
1
a
0
b
0
a
k
, b
k
są takie same, to odp.
= 1
EX-NOR
Equivalence
gate
I
T
P
W
ZPT
22
Komparator
A = a
3
a
2
a
1
a
0
B =
b
3
b
2
b
1
b
0
A > B
A < B
A = B
i
0
i
1
i
2
i
3
a
3
b
3
a
2
b
2
a
1
b
1
a
0
b
0
I
T
P
W
ZPT
23
Sumatory
Sumator –
podstawowy BF
powszechnie
stosowany w
technice DSP
Inne układy
arytmetyczne:
układy odejmowania
układy mnożące
układy dzielenia
...są budowane z sumatorów
c
n
c
0
A
n
B
n
Y
n
A
I
T
P
W
ZPT
24
Sumator kaskadowy
FA
x
0
y
0
s
0
c
0
c
1
c
n-1
x
n-1
y
n-1
FA
s
n-1
c
n
c
i+1
FA
x
i
y
i
s
i
c
i
i
c
i
y
i
x
i
s
)
(
1
i
i
i
i
i
i
y
x
c
y
x
c
Ripple carry adder
)
(
i
i
i
i
i
y
x
c
y
x
I
T
P
W
ZPT
25
Sumator (Full adder)
i
c
i
y
i
x
i
s
)
(
1
i
i
i
i
i
i
y
x
c
y
x
c
c
i
x
i
y
i
s
i
c
i+1
I
T
P
W
ZPT
26
Ripple-carry adder - wady
n - 1
n
1
n - 1
n - 1
Jaka jest
ścieżka
krytyczna tego
układu?
Bardzo długa - liniowo zależna od wielkości
sumatora
Dla większości zastosowań sumator kaskadowy jest
zbyt wolny
I
T
P
W
ZPT
27
Sumator z antycypacją
przeniesień
w którym wszystkie przeniesienia
są wytwarzane jednocześnie na
podstawie bitów sumowanych
składników.
Znacznie lepszy jest
sumator z antycypacją
przeniesień,
I
T
P
W
ZPT
28
c
i+1
= g
i
p
i
c
i
Sumator z antycypacją
przeniesień
g
i
= x
i
y
i
s
i
= c
i
(p
i
g
i
)
s
i
= x
i
y
i
c
i
c
i+1
= x
i
y
i
c
i
(x
i
y
i
)
p
i
= x
i
y
i
Wtedy
:
I
T
P
W
ZPT
29
Sumator z antycypacją przeniesień
c
2
= g
1
p
1
c
1
c
i+1
= g
i
p
i
c
i
(funkcja 5 arg.)
c
2
= g
1
p
1
g
0
p
1
p
0
c
0
c
3
= g
2
p
2
g
1
p
2
p
1
g
0
p
2
p
1
p
0
c
0
c
4
= g
3
p
3
g
2
p
3
p
2
g
1
p
3
p
2
p
1
g
0
p
3
p
2
p
1
p
0
c
0
c
0
c
1
= g
0
p
0
c
0
= g
1
p
1
(g
0
p
0
c
0
)
(funkcja 7 arg.)
(9 arg.)
I
T
P
W
ZPT
30
Sumator z antycypacją przeniesień
x0 y0
x1 y1
p0 g0
p1 g1
s0
s1
F
F
C
C
c0
c1
c2
c
2
= g
1
p
1
g
0
p
1
p
0
c
0
Wszystkie przeniesienia
są wytwarzane
jednocześnie na
podstawie bitów
sumowanych składników!
I
T
P
W
ZPT
31
Sumatory z antycypacją
przeniesień…
x
15-8
y
15-8
S
15-8
c
16
x
7-0
y
7-0
S
7-0
c
0
c
8
Blok 3
x
31-24
y
31-24
S
31-24
c
24
c
32
Blok 1
Blok 0
…można łączyć szeregowo
I
T
P
W
ZPT
32
Hierarchiczny sumator z antycypacją
przeniesień
Block
x
15 8
–
y
15 8
–
x
7 0
–
y
7 0
–
3
Block
1
Block
0
Drugi poziom
c
0
s
7 0
–
H
0
G
0
H
1
G
1
H
3
G
3
s
15 8
–
s
31 24
–
c
8
c
16
c
32
x
31 24
–
y
31 24
–
c
24
I
T
P
W
ZPT
33
Sumator/układ odejmujący
Jak z sumatora zbudować układ odejmujący?
Y
A
c
n
c
0
n
n
B
n
X O R
n
–
+
0
1
B
C
o
=1
B
C
o
=0
B
A
U2
= (a
n–1
,..., a
j
,..., a
0
)
2
n
0
j
j
j
1
n
1
n
U2
D
2
a
2
a
A
L
A
I
T
P
W
ZPT
34
Sumator/układ odejmujący
Y = A – B = A + (–B|
U2
)
Y
A
c
n
c
0
n
n
B
n
X O R
n
B
–B|
U2
= +1 = B1 + 1
–B|
U2
= +1 = B1 + 1
–B|
U2
= +1 = B1 + 1
Dla c
0
= 1
Y = A + + 1 = A –
B
B
B
B
B
1
Dla c
0
= 0
Y = A + B 0 + 0 = A + B
0
Negacja każdego bitu słowa B
I
T
P
W
ZPT
35
Sumator/układ odejmujący
OVR = c
n–1
c
n
A
B
CO
S
+ CI
A
B
CO
S
+ CI
A
CO
S
+ CI
A
B
CO
S
+ CI
Dodawanie/
odejmowanie
S
3
S
2
S
1
S
0
B
a
3
b
3
a
2
b
2
a
1
b
1
a
0
b
0
Overflow
OVR = c
3
c
4
c
4
c
3
I
T
P
W
ZPT
36
Sekwencyjne bloki funkcjonalne
Rejestry
Liczniki
L
( Q )
s
1
s
2
c lo c k
X
Y
R
( Q )
s
1
s
2
c lo c k
X
Y
x
l
x
p
Y := X LOAD
Y := Y HOLD
Y := <0...0> RESET
(CLEAR)
Y := SHR(x
p
,
Y)
Y := SHL(Y, x
l
)
Y := Y + 1 = INC(Y)
Y := Y – 1 = DEC(Y)
Bloki sekwencyjne buduje się z bramek i przerzutników
I
T
P
W
ZPT
37
Przerzutniki - krótkie
przypomnienie
W zależności od rodzaju wejść
informacyjnych wyróżniamy przerzutniki
typu: D, T, SR oraz JK.
FF
T
Q
Q
CLK
FF
J
K
Q
Q
CLK
FF
D
Q
Q
CLK
Przerzutnik jest określony:
tablicą przejść,
tablicą wzbudzeń,
równaniem charakterystycznym.
I
T
P
W
ZPT
38
Tablice przejść i tablice
wzbudzeń
D
Q
0
1
0
0
1
1
0
1
Q’
T
Q
0
1
0
0
1
1
1
0
JK
Q
0
0
01 11 10
0
0
0
1
1
1
1
0
0
1
Q’
Q’
Q Q’
D
T
J K
00
0
0
0 –
01
1
1
1 –
10
0
1
– 1
11
1
0
– 0
FF
T
Q
Q
CLK
I
T
P
W
ZPT
39
Rejestry
Rejestry buduje się z przerzutników typu D
CLK
P
1
P
2
P
3
P
4
D
1
D
3
D
2
D
4
Q
1
Q
3
Q
2
Q
4
0
1
0
0
LOAD
0
1
0
0
Taki rejestr nazywamy równoległo-równoległym,
krótko równoległym
Najprostszy
rejestr:
ładowanie (load) i
pamiętanie
I
T
P
W
ZPT
40
Rejestr przesuwający
WE
Q
1
Q
2
Q
3
Q
4
0
0
0
0
0
1
1
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
Q
1
Q
3
Q
2
Q
4
wejście
szeregowe
D
1
D
2
D
3
D
4
0
SHR
clk
0000 10
Taki rejestr nazywamy
szeregowo-równoległym,
krótko szeregowym
I
T
P
W
ZPT
41
Jak zbudować rejestr
uniwersalny...
Q
1
Q
3
Q
2
Q
4
CLK
wejście
szeregowe
D
1
D
2
D
3
D
4
tzn. taki, który wykonywałby funkcje zarówno rejestru
CLK
P
1
P
2
P
3
P
4
D
1
D
3
D
2
D
4
Q
1
Q
3
Q
2
Q
4
równoległeg
o
, jak też szeregowego
I
T
P
W
ZPT
42
...wystarczy rozbudować rejestr
przesuwający
Q
1
Q
3
Q
2
Q
4
CLK
wejście
szeregowe
D
1
D
2
D
3
D
4
Clock
D1
D0
D
Q
Q
Sel
I
T
P
W
ZPT
43
Rejestr szeregowo-
równoległy
Q
3
Q
2
Q
1
Q
0
Clock
Wejścia równoległe
Wyjścia równoległe
Wejście
szeregow
e
D
Q
Q
D
Q
Q
D
Q
Q
D
Q
Shift/Load
Q
To jest wejście sterujące
0
1
Rejestr przesuwający
z wpisem
równoległym
I
T
P
W
ZPT
44
Rejestr przesuwający z wpisem
równoległym
Q
3
Q
2
Q
1
Q
0
Clock
Wejścia równoległe
Wyjścia równoległe
Shift/Load
Wejście
szeregowe
D
Q
Q
D
Q
Q
D
Q
Q
D
Q
Q
I
T
P
W
ZPT
45
Liczniki
L ic z n ik
c lo c k
1100
Zliczanie
LOAD
COUNT
LOAD
HOLD
COUNT
LOAD
HOLD
0010
1101
1110
111
1
1100
I
T
P
W
ZPT
46
46
Przykład – licznik mod. 8
Zaprojektować licznik mod 8 z wejściem zezwalającym E (Enable).
Przerzutniki do realizacji dobrać tak
1)
, aby uzyskać najprostszy
schemat logiczny licznika.
Zaprojektować licznik mod 8 z wejściem zezwalającym E (Enable).
Przerzutniki do realizacji dobrać tak
1)
, aby uzyskać najprostszy
schemat logiczny licznika.
Licznik
E
clock
Q
E
S
0
1
S
0
S
0
S
1
S
1
S
1
S
2
S
2
S
2
S
3
S
3
S
3
S
4
S
7
S
7
S
0
Rozwiązani
e:
1)
W tym sensie jest to
zadanie z metod kodowania
1)
W tym sensie jest to
zadanie z metod kodowania
I
T
P
W
ZPT
47
47
E
S
0
1
E
Q2Q1Q0
0
1
S
0
S
0
S
1
000
000
001
S
1
S
1
S
2
001
001
010
S
2
S
2
S
3
010
010
011
S
3
S
3
S
4
011
011
100
S
4
S
4
S
5
100
100
101
S
5
S
5
S
6
101
101
110
S
6
S
6
S
7
110
110
111
S
7
S
7
s
0
111
111
000
S’
Q2Q1Q0
Q2’Q1’Q0’
Zakodowana tablica przejść
licznika
Tablica przejść
Tablica przejść
Zakodowana tablica przejść
kod binarny
Zakodowana tablica przejść
kod binarny
I
T
P
W
ZPT
48
48
E
Q2Q1Q0
0
1
E
Q2Q1Q
0
0
1
000
000
001
000
000
001
001
001
010
001
001
010
010
010
011
011
011
100
011
011
100
010
010
011
100
100
101
110
110
111
101
101
110
111
111
000
110
110
111
101
101
110
111
111
000
100
100
101
Q2Q1Q0
Q2’Q1’Q0’
Q2Q1Q
0
Q2’Q1’Q0’
Zakodowana tablica transformowana do tablicy
Karnaugha
I
T
P
W
ZPT
4949
E
Q2Q1Q0
0
1
E
Q2Q1Q0
0
1
0
1
0
1
000
000
001
000
0
0
0
0
0
1
001
001
010
001
0
0
0
1
1
0
011
011
100
011
0
1
1
0
1
0
010
010
011
010
0
0
1
1
0
1
110
110
111
110
1
1
1
1
0
1
111
111
000
111
1
0
1
0
1
0
101
101
110
101
1
1
0
1
1
0
100
100
101
100
1
1
0
0
0
1
Q2Q1Q0
Q2’Q1’Q0’
Q2Q1Q0
D2
D1
D0
Funkcje wzbudzeń dla
przerzutników D
D2 =
D2 =
1
Q
Q2
0
Q
Q2
D1 =
D1 =
E
Q1
D0 =
D0 =
E
Q0
Q2E
E
2Q1Q0
Q
1Q0E
Q
0
Q
Q1
0E
Q
QQ’
D
00
0
01
1
10
0
11
1
I
T
P
W
ZPT
50
50
E
Q2Q1Q0
0
1
E
Q2Q1Q0
0
1
0
1
0
1
000
000
001
000
0
0
0
0
0
1
001
001
010
001
0
0
0
1
0
1
011
011
100
011
0
1
0
1
0
1
010
010
011
010
0
0
0
0
0
1
110
110
111
110
0
0
0
0
0
1
111
111
000
111
0
1
0
1
0
1
101
101
110
101
0
0
0
1
0
1
100
100
101
100
0
0
0
0
0
1
Q2Q1Q0
Q2’Q1’Q0’
Q2Q1Q0
T2
T1
T0
T2 =
T2 =
EQ1Q0
T1 =
T1 =
T0 =
T0 =
EQ0
E
Funkcje wzbudzeń dla
przerzutników T
QQ’
T
00
0
01
1
10
1
11
0
I
T
P
W
ZPT
51
51
Schemat logiczny
licznika
1)
T Q
Q
Clock
T Q
Q
Enable
T Q
Q
1
1
1
0
2
0
1
0
Q
T
Q
EQ
T
EQ
T
E
T
1)
Najprostszy na
świecie
E
Q
E
Q
D
0
0
0
E
Q
Q
Q
Q
E
Q
D
0
1
0
1
1
1
E
Q
Q
Q
Q
Q
E
Q
Q
Q
D
0
1
2
0
2
2
1
2
2
I
T
P
W
ZPT
52
52
E
A
0
1
A
0
A
0
A
1
A
1
A
1
A
2
A
2
A
2
A
3
A
3
A
3
A
4
A
4
A
A
5
A
14
A
14
A
15
A
15
A
15
A
0
2
2
2
1
0
3
1
1
1
0
2
0
1
0
Q
T
Q
Q
EQ
T
Q
T
Q
EQ
T
EQ
T
E
T
Licznik 4-bitowy
Licznik
E
clock
Q
I
T
P
W
ZPT
53
T Q
Q
Clock
T Q
Q
Enable
Rst
T Q
Q
T Q
Q
Wada:jest to licznik bez
funkcji: LOAD (ładowanie)
0
1
0
0
Realizacja funkcji
ładowania dla
przerzutników T jest
niemożliwa
Licznik 4-bitowy
I
T
P
W
ZPT
54
Przerzutnik T realizowany z D
D
Q
0
1
0
0
1
1
0
1
Q’ = D
T
Q
0
1
0
0
1
1
1
0
Równanie charakterystyczne: Q’ = f(I
1
,I
2
,Q)
Q
T
Q
T
Q'
D =
Q
T
Q
T
D Q
Q
T
clk
I
T
P
W
ZPT
55
Licznik z wpisem
równoległym..
T Q
Q
Clock
T Q
Q
Enable
Rst
T Q
Q
T Q
Q
D Q
Q
T
clk
…uzyskamy, zastępując przerzutniki
T…
I
T
P
W
ZPT
56
Licznik z przerzutnikami D
Clock
Enable
D Q
Q
D Q
Q
D Q
Q
D Q
Q
Q
0
Q
1
Q
2
Q
3
Output
carry
I
T
P
W
ZPT
57
Licznik z wpisywaniem równoległym
Enable
D Q
Q
Q
0
D Q
Q
Q
1
D Q
Q
Q
2
D Q
Q
Q
3
D
0
D
1
D
2
D
3
Load
Clock
Output
carry
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
Q
3
Q
2
Q
1
Q
0
0 1 0 1
1 0
I
T
P
W
ZPT
58
58
Pamięci typu ROM
ROM – uniwersalny układ kombinacyjny
A
ROM
m n
X
0
X
i
X
m-1
p
Y
n
I
T
P
W
ZPT
59
59
Pamięci typu ROM
Adres
ROM
8 4
0
1
2
3
4
5
6
7
0
0
0
0
0
1
1
0
1
1 1 1 1
0 1 1 0
1 1 1 0
0 1 1 0
0 1 1 0
0 1 0 1
0 0 0 0
0 1 1 0
1 1 1 0
0 1 0 1
1 1 1 1
I
T
P
W
ZPT
60
60
Pamięci typu ROM
(struktura)
y 3 y 2 y 1 y 0
M A T R Y C A O R
( P R O G R A M O W A L N A )
D
C
B
A
M A T R Y C A A N D
( S T A L A )
1010
0111